Устройство для контроля временных диаграмм логических блоков

патентка.гехи,иоте 1;,Ч ,. Союз СоветскихСоцкалисткческкхРеспубпнк СПИ А ИЕ 1 788111 ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) 3 а я влео 09,01,79 (21) 2709737/183)М. 1/2 прис пением заявки,% Гасударственных комнте 3) Приоркт елам изобретенийи открытий Опубликовано летень М 4(088.8 Д опубликования оп кя 15.12 Д, С. Григалашвили, А, Н. Велхвадэе, Т,и Г. Н. Которашвили) Заявит изводственное объединение "Элва" илисское научи) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ВРЕМЕННЫХ ДИАГРАММ ЛОГИЧЕСКИХ БЛОКОВ устгнал Изобретение относи,.:, к вычислительнои .технике и предназначено для поиска неисправностейи ошибок в аппаратных и программных средствах электронного цифрового оборудования,Известно устройство для диагностики неисправностей в логических схемах, содержащее5тактовый генератор, счетчик импульсов, блоквычисления. синдрома, дешифратор, элементыИЛИ, счетчик неисправностей, коммутатор, эле.менты И, дополнительный генератор импуль 10сов 11).Недостатком известного устройства являетсяневозможность анализа логических временных диаграмм.Наиболее близким к изобретению по техни 15ческой сущности и достигаемому результатуявляется устройство для контроля логическихсхем, содержащее вхот.той регистр, которыйс помощью исходных дпн подключается к исследуемому объекту, запоминающее устройство,блок управления запоьв."аюдим устройством,цифровой компаратор, блок цифровой задерж.ки, блок управления устройством отображенияустройство отображения информации, генератор импульсов дискретизации, блок синхронизации,блок преобразования информации, блок выработки временной диаграммы, блок выработкизнаковой информаци, При проведении диагностических работ дана синхронизации ройстваподключается к системному синхросу исследуемого объекта, а входные шины - к егошинам, в качестве которых могут служить Юресные или информационные шины электронного цифрового оборудования. Устройство работает в двух основных режимах, При анализелогических состояний шина синхронизации уст.ройства подключается к системному синхросигналу исследуемого объекта, а входные шиныданных - к проверяемым шинам. При каждомприходе синхроимпульса происходит запоминание состояния проверяемых точек в ЗУ, а затем отображение на экране телевизионного монитора. Имеется возможность запускать устрой.ство по заданному кодовому слову, по какомулибо единичному сигналу, а также возможностьзадержать запуск. При анализе логических вре.менных диаграмм работа устройства синхронизируется внутренним высокочастотным и высо.3 78811 костабильным генератором импульсов, При каж. дом импульсе происходит опрос логических со.стояний контролируемых точек, запоминание их, а затем отображение на монитор. В этом случае обеспечивается анализ асинхронных логических схем, а также измерение временных интервалов 21.К недостаткам этого устройства можно отнести то, что оно не обеспечивает анализ времен.ных диаграмм (запоминающее устройство имеет ограниченный объем), а также контроль информации по паритету и идентификацию и инды кацию ошибок. Цель изобретения - расширение функциональ.15кых возможностей за счет обеспечения возможноси исследования временных диаграмм, раз.рядность которых превышает разрядность блока на мяти.Иоставленная цель достигается тем, чтов устройство для контроля временных диаграмм логических блоков, содержащее входной регистр, блок сравнения, блок управляемой задержки, блок памяти, блок управления памятью, блок унравления отображением, блок отображения, блок синхронизации, генератор импульсов, пер.вый коммутатор, блок формирования сигнала полсвета и генератор знаков, причем информационные входы входного регистра являются ин" формационными входами устройства, синхрони.эационный вход устройствасоединен с управляющим входом блока синхронизации, тактовый вход которого соединен с выходом генератора импульсов, выход блока синхронизации соединен с сикхронизационными входами входного регистра, блока сравненияблока управляемой задерж. 35ки и блока управления памятью, выход которого соединен с управляющим входом блока памя.ти и первым управляющим входом блока управ.пения отображением, выходы входного регистра соединены с информационными входами блока . 40 памяти и со входами блока сравнения, выход которого через блок управляемой задержки соединен с управляющим входом блока управления памятью, выход блока памяти соединен с информационным входом первого коммутато Ь ра, первый и второй выходы которого соедине ны соответственно с первым входом генератора знаков и со входом блока формирования сигнала подсвета, первый и второй входы блока управления отображения соединены соответственно с выходами блока формирования сигнала подсвета и генератора знаков, выход блока управления отображением соединен со входом бло.ка отображения, введены второй и третий коммутаторы, генератор псевдослучайной последова.тельности и блок контроля по четности, причем информационный выход блока памяти соединен со входом блока контроля по четности, выход которого соединен со вторым управляющим 1 4входом блока управления отображением, выход блока синхронизации соединен с синхронизирующим входом генератора псевдослучайной после. довательности; информационные выходы которого соединены с информационными входами второго коммутатора, выход второго коммутатора соединен со вторым входом генератора знаков, выходы входного регистра соединены с информационными входами третьего коммута. тора, выход которого соединен с информационным входом генератора псевдослучайной последовательности,На фиг, 1 приведена структурная схема устройства для контроля времекных диаграмм ло. гических блоков; на фиг, 2 - формы отобра. жения информации при различных режимах ра. боты.Устройство содержит информационные вхо. ды 1 устройства, синхронизапионный вход 2 устройства, входной регистр 3, блок 4 сравнения, блок 5 управляемой задержки, блок 6 памяти блок 7 управления памятью, блок 8 управле. ния отображением, блок 9 отображения, генератор 10 импульсов, блок 11 синхронизации, первый коммутатор 12, блок 13 формирования сигнала подсвета, генератор 14 знаков; третий коммутатор 15, сумматор 16 по модулю два, сдвиговый регистр 17, второй коммутатор 18, блок 19 контроля по четности, Сумматор 16 по модулю два и сдвиговый регистр 17 образуют генера. торы 20 псевдослучайной последовательности.Информационные входы входного регистра 3 подключены к информационным входам 1 устройства, а синхронизационный вход 2 устройства соединен с управляющим входом блока 11 синхронизации, тактовый вход которого соеди. нен с выходом генератора 10 импульсов, выходы входного регистра 3 соединены со входами блока 6 памяти, со входами блока 4 сравнения, со входами третьего коммутатора 15, выход третьего коммутатора 15 соединен с информационным входом генератора 20 псевдослучайной последовательности. Выход блока 11 соеди. нен с синхронизационным входом блока 4 срав. нения, блока 5 управляемой задержки, блока 7 управления блоком памяти, генератора 20 псевдослучайной последовательности, выход блока 4 сравнения соединен через блок 5 управляемой задержки со входом блока 7 управления памятью, выход блока 7 соединен со входом блока 6 памяти и блоком 8 управления устройством отображения, выход блока 6 соединен со входом первого коммутатора 12 и блоком 19 контроля по четности, выход блока 19 контроля по четности соединен со входом блока 8, Выходы блока 8 соединены со входом блока 9 отображения, выходы первого коммутатора 12 соединены соответственно со входом блока 13 и входом блока 14. Выходь блоков5 788113 и 14 соединены с соответствующими входами блока 8, выходы генератора псевдослу.чайной последовательности. соединены с информационными входами второго коммутатора 18,выход которого соединен со входом блока 14,Устройство для контроля временных диаграмм работает в следующих режимах,Анализ логических состояний.В этом режиме синхронизационный вход 2устройства подключается к синхронному снн рхросигналу исследуемого объекта, а информа,ционный вход 1 устройства - к проверяемымточкам объекта. При каждом поступлении синхроимпульса во входном регистре 3 происходит запоминание логических состояний входов 15объекта, а затем та же информация переписывается в блок 6 памяти и отображается наэкране блока 9 отображения, При этом опера.тор может запустить устройство по какому-либоключевому слову или задержать запуск.на оп. 20ределенное число периодов синхроимпульсов.В этом случае требуемое ключевое слово заносится оператором в блок 4 сравнения и присовпадении входного слова с указанным происходит заполнение блока 6 памяти и отображение. При желании задержки сбора данных опе.ратор заносит требуемую задержку в цифровой форме в блок 5 управляемой задержкии с момента перехода сигнала сравнения изблока 4 в блоке 5 происходит подсчет импуль. Зосов и после указанного оператором количества синхроимпульсов управление передается блоку 7 для заполнения блока 6 и отображения. Результатом обработки информации может35быть временная диаграмма (см. фиг, 2 а), дво.ичная информация (см. фиг. 2 б), восемерич.ная или шестнадцатеричная информация (см.фиг, 2 в) по желанию оператора.Анализ логических временных диаграмм.В этом случае в блок 11 синхронизациипоступают импульсы от высокочастотного ивысокостабильного генератора 10 импульсов,с помощью которого происходит опрос информационных входов 1 устройства и запоминание45результатов опроса блока памяти и далее отображение. В этом режиме измеряются и анализируются как синхронные, так и асинхронныевременные диаграммы, Результатом опроса является временная диаграмма, представленнаяна фиг. 2 а,Анализ длинных синхронных временныхдиаграмм с применением остаточных кодов.Для анализа длинных временных диаграммтребуется сжатие информации с применениемгенератора 20 псевдослучайной последовательности. Для этой цели в устройстве примененпринцип полиномной генерации кодов, которыйреализуется с помощью генератора 20 псевдослучайной последовательности, состоящего изсумматора 16 по модулю два и сдвигающегорегистра 17, четыре разряда которого образу.ют обратные связи через сумматор. С помощьютретьего коммутатора 15 оператором выбира.ется один из информационных входов 1 уст.ройства, в качестве которого может быть, на.пример, контакт микросхем, При появлениина выходе третьего коммутатора 15 временнойдиаграммы, которую требуется анализироватьи одновременно синхроимпульсов на выходеблока 11, в блоке 17 происходит сдвиг обра.батываемой информации. При этом содержимоерегистра 17 с помощью обратных связей исумматора 16 хранит образ информации, подан.ной на вход сдвигаюшего регистра 17, Послеокончания временной диаграммы и синхроим.пульсов в регистре остается остаток, которыйи дает представление об исходной информации,Если остаточный код эталонной временной диаграммы известен, то можно с вероятностью99,998% утверждать является ли проверяемаядиаграмма правильной или ошибочной, Этотспособ анализа временной диаграммы дает большой экономический эффект в производственныхусловиях, так как позволяет применять неква.лифицированный обслуживающий персонал,который с помощью таблицы остатков эталонных схем проверяет работоспособность реальной схемы. После формирования остатка этаинформация по четыре разряда через второйкоммутатор 18 подается на знаковый генератор4 знаков и отображается в шестнадцатиричнойформе,Результаты анализа отображены на фиг, 2 г,где первая цифра указывает номер проверяемо.го информационного входа 1 (контакта микросхемы), а вторая - остаток к шестнадцатирич.ной форме.Контроль информации по четности и иденти.фикации н индикация ошибок. В этом случае проверяется информация величиной в один байт совместно с контрольным разрядом, считывается из ЗУ и подается в блок 19 контроля по четности, где происходитанализ информации по нечетности логических единиц, результаты работы отображаются на экране монитора (см. фиг. 2 д), где точками обозначены ошибочные коды. Этот режим работы анализатора цает большую экономию времени при отладке последовательных устройств, и устройств сопряжения, когда передается инфор. мация, сопровождаемая контрольными разрядаУстройство для контроля временных диаграмм логических блоков может заменить полу автоматические пульты проверки логических блоков, при этом снижаеэся требонаиие к ква.лификации настройщиковумен" 1 ается времяотладки логических блоков на 30 - 40%,Формула изобретения Устройство для контроля временных диаг. рамм логических блоков, содержащее входной регистр, блок сравнения, блок управляемой задержки, блок памяти, блок управления па. мятью, блок управления отображением, блок отображения, блок синхронизации, генератор импульсов, первый коммутатор, блок форми. рования сигнала подсвета и генератор знаков, причем информационные входы входного регистра являются информационными входами устройства, синхронизационный вход устрой. ства соединен с управляющим входом блока синхронизации, тактовый вход которого соединен с выходом генератора импульсов, вы. ход блока синхронизации соединен с синхронизационными входами входного регистра, блока сравнения, блока управляемой задержки и блока управления памятью, выход которого соединен с управляющим входом блока памяти и первым управляющим входом блока управления отображением, выходы входного регистра соединены с информационными входами блока памяти и со входами блока сравнения, выход которого через блок управляемой. за. держки соединен с управляющим входом бло. ка управления памятью, выход блока памяти соединен с информационным входом первого коммутатора, первый и второй выходы которого соединены соответственно с первым входом генератора знаков и со входом блока форми. 88111 8рования сигнала подсвета, первый и второйвходы блока управления отображения соедине.ны соответственно с выходами блока форми.рования сигнала подсвета и генератора знаков,выход блока управления отображением соединен со входом блока отображения, о т л и.ч а ю щ е е с я тем, что, с целью расширения функциональных воэможностей за счетобеспечения возможности исследования временных диаграмм, разрядность которых превышает разрядность блока памяти, устройствосодержит второй и третий коммутаторы, гене.ратор псевдослучайной последовательности иблок контроля по четности, прячем информа.ционный выход блока памяти соединен со вхо.дом блока контроля по четности, выход кото.рого соединен со вторым управляющим вхо.дом блока управления отображением, выходблока синхронизации соединен с синхронизирующим входом генератора псевдослучайнойпоследовательности, информационные выходыкоторого соединены с информационными входами второго коммутатора, выход второго ком.мутатора соединен со вторым входом генератора знаков, выходы входного регистра соеди.иены с информационными входами третьегокоммутатора, выход которого соединен с ин.формационным входом генератора псевдослу.чайной последовательности.Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР У 548862,кл, 6 06 Р 11/00, 1975,2. Авторское свидетельство СССР по заявкеИ 2596308/18-24, кл. 6 Об Е 11/00, 27.03,78