Устройство связи для вычислительной системы

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеслублик(22) 3 явлено 08. 04. 80 (21),29072 ЗО/18 24 с нрисоединеннем заявки,В 1 ввударатаанВЙ квмнтвт СИР не дамам навбрвтеннк н атарытнй(23) ПриоритетОпубликовано 1.5.01.82, Бюллетень М 2 Дата опубликования описания 1.0 1. 82(54) УСТРОЙСТВО СВЯЗИ ДЛЯ ВЫЧИСЛИТЕЛЬНОЙСИСТЕМЫ Изобретение относится к вычисли" тельной технике и может быть использовано при проектировании ЭВИ и мультипроцессорных вычислительных систем,Известны устройства связи, для вы" числительной системы, содержащие блок синхронизации и группу каналов, каждый из которых включает буферный регистр, регистр адреса, приемный и передающий регистры, управляющий регистр распределитель импульсов, узел синхронизации, блок сравнения, узел коммутации управляющих сигналов 1) .Недостаток этих устройств состоит, в низкой пропускной способности,Наиболее близким к предлагаемому по технической сущности является устройство связи для вычислительной системы, содержащее группу приемных регистров, группу элементов ИЛИ, группу передающих регистров, группу распределителей импульсов, группу блоков сравнения, группу регистров адреса, группу управляющих регистров,группу узлов синхронизации, группыпервых. и вторых буферных регистров,группу узлов элементов И и блок синхронизации, первый выход которогосоединен со входами распределителей ф импульсов группы и управляющими входами приемных регистров, второй выходблока синхронизации. соединен с первы"ми управляющими входами передающих 1 Орегистров группы, вход каждого передающего регистра группы через соответ"ствующий элемент ИЛИ группы подключен к выходу каждого приемного регистра группы, выход каждого передающего,регистра группы соединен с информационным входом каждого последующегоприемного регистра группы и первымиинформационными входами каждых блокасравнения и вторых буферных регистров .20груйпы, вторые информационные входыкоторых соединены с выходами соответствующих регистров адреса группы ипервым нформационным входом первыйбуферных регистра, выходы первых и3 898 чвторых буферных регистров группы связаны со вторыми информационными входами элементов ИЛИ группы, управляющие входы первых и вторых буферныхрегистров группы подключены соответственно к первым и вторым управляющим выходам узлов элементов И группы,первые вход-выход узлов вентилей группы связаны с входами-выходами управляющих регистров группы, вторые вход-,оВыход подключены к входам-выходам блоков сравнения группы, третьи управляющие выходы ко вторым управляющимвходам передающих регистров группы,первые управляющие входы ко входамраспределителей импульсов группы, авторые управляющие входы к первым выходам узлов синхронизации группы, первые входы которых соединены со входами соответствующих управляющих регистров группы и вторым выходом блока синхронизации, а второй вход - с первымвыходом выходного коммутатора группы,вторым выходом соединенного со входом регистра состояний, третьим выходом - со вторым информационным.вхо"дом первого буферного регистра, группой информационных входов-выходовс группой соответствующих информационных входов-выходов устройства, а групзопой управляющих входов - с группой соот вет ст вующих упра вляющих входов устройства, третьи и четвертые входы-выходы каждого узла элементов И группысоединена соответственно с входами"выходами соответствующих регистров со- З 5стояний группы и выходных коммутаторов 123.Недостаток этого устройства состоит в низкой пропускной способности,поскольку парные обмены (между смеж Вными вычислительными модулями) реализуются за время, равное такту магистрали только в том случае, если направление обмена совпадает с направлением движения информации в устройстве. Впротивном случае время обмена составляет величину, равную вре"мени цикла магистрали (произведениечисла подключенных модулей на времятакта магистрали). ьоЦелью изобретения является повышение пропускной способности. устройства,Поставленная цель достигается тем,что в устройство, содержащее блок утактовых импульсов и И каналов обмена, каждый из которых включает узелсинхронизации, распределитель им-. 13 4пульсов, первый передающий регистр, соединенный информационным входом с выходом первого элемента ИЛИ, первый вход которого подключен к выходу первого приемного регистра, а второй вход - к первым выходам первого и второго буферных регистров, управляющие входы которых подключены соответственно к первому и второму выходам узлакоммутации управляющих сигналов, первые информационные входы второго буфер 1 ного регистра и блока сравнения соединены с выходом первого передающего регистра, выход регистра адреса подклю-. чен к первому информационному входу первого буферного регистра и второму информационному входу блока сравнения, первый и второй входы, третий выход и первый и второй вхеды-выходы узла коммутации управляющих сигналов соединены соответственно с выходом . распределителя импульсов и первым выходом узла синхронизации, первым управляющим входом первого передающего регистра и входами-выходами управляющего регистра и блока сравнения, причем первый выход блока тактовых импульсов соединен с входами первых приемных регистров и входами распредели" телей импульсов, всех каналов обмена, а второй выход - со входами управляющих регистров, первыми входами узлов синхронизации и вторыми управляющими входами передающих регистров всех каналов обмена, выход первого передающего регистра К-го канала обмена (К=Г,Й) соединен с информационным входом первого приемного регистра (К)-го канала обмена, выход первого передающего регистра первого канала обмена соединен с информационным входом первого приемнога регистра И-го канала обмена, в каждый канал обмена введены вторые приемный и передающий регистры, второй элемент ИЛИ, блок формирования признака обмена и регистр признака передачи, причем в каждом кана"ле выход первого передающего регистра подключен ко второму информацион,ному входу первого буферного регистра третий информационный вход которого соединен с выходом второго передающего регистра и третьими информационными входами второго буферного регистра и третьим информационным входом блока сравнения, управляющим входом соединенного с выходом регистра признака передачи, вход-выход и вход которого соответственно подключены к5 898 Й 13 6третьему входу-выходу узла коммута- ры 2, первые элементы ИЛИ 3, первыеции управляющих сигналов и выходу бло- передающие регистры 1, вторые передаю-.ка формирования признака обмена, пер- щие регистры 5, вторые элементы ИЛИ. 6,вый и второй информационные входы ко- вторые приемные регистры 7, распредеторого соединены соответственно с пер" лители 8 импульсов, узлы 9 коммутавым и четвертым информационными входа- ции управляющих сигналов, блоки 10ми первого буферного регистра, а уп- сравнения, первые буферные регистрыравляющий вход - со вторым выходом 11, вторые буферные регистры 12 упузла. синхронизации, выход второго при- равляющие регистры 13, узлы 11 синемного регистра соединен с первым вхо 1 в хронизации, регистры 15 признака педом второго элемента ИЛИ, вторым вхо- редачи, блоки 16 Формирования признадом подключенного ко вторым выходам . ка обмена, регистры 17.адреса, инфорпервого и второго буферных регистров, мационные вход и выход, управляющиеа выходом - к информационному входу вход и вход-выход каждого канала обмевторого передающего регистра., пер з на соединены с соответствующими аивый и второй управляющие входы кото- нами модулей 18 вычислительной систе-.рого соединены соответственно с четвер- мы (эти же позиции встречаются в опитым выходом узла коммутации управляю сании с индексом К, для К-го каналащих сигналов и вторым управляющим вхо обмена, где К=1-И).дом первого передающего регистра, уп 26Блок 1 тактовых импульсов содер"равляющий вход второго приемного ре- жит генератор тактовых импульсов игистра соединен с управляющим входом элемент задержки и предназначен для синпервого приемного регистра, информа- хронизации работы устройства, Генераторционный вход второго приемного ре- тактовых импульсов вырабатывает две сегистра К" го канала обмена соединен с уз рии синхронизирующих сигналов:серию, Авыходом второго передающего регистра и серию В. Периоды повторения обеих(К)-го канала обмена, информацион- серий одинаковы. Серия В сдвинутаный вход второго приемного регистра относительно серии А на время тактапервого канала обмена соединен с вы- работы устройства. Сигналы серии Аходом второго передающего регистра зз выдаются с первого выхода, а серии В.И-го канала обмена, четвертый инфор- со второго выхода блока 1.мационный вход и третий выход перво- Приемные регистры 2 и 7 и переда":го буферного регистра, четвертый вход- ющие регистры М и 5 содержат узлывыход узла коммутации управляющих сиг- сброса, занесения и выдачи информа"налов и второй вход узла синхрониза- цииции К-го канала обмена являются соот- Формат слова информации, пересыветственно К-ми информационными вхо- лаемого между приемными и передающидом и выходом, управляющим входом- - ми регистрами, имеет следующие поля:выходом и запросным входом устройства, признак парного обмена; адрес полуа также тем, что блок формирования чателя; адрес отправителя.признак40признака обмена содержит два узла сло занятости слова информации 1 данныежения, первые входы которых соеди- (режим чтения и записи, собственнонены с первым информационным входом информация, адрес ячейки памяти),блока, а вторые входы - с управляющим Распределители 8 импульсов содервходом блока и через элемент задерж" , жат элементы задержки для выработкики с управляющими входами. первого и по каждому сигналу серии А сигналов43второго узлов сравнения, первые ин- А (через время, равное подтакту раформационные входы которых подключены боты устройства) и А (через времсоответственно к выходам первого и равное двум подтактам работы устройвторого узлов сложения, вторые инфор" ства),мационные входы - ко второму инфор- фф Узлы 9 коммутации управляющих сигмационному входу блока, а выходы - к налов содержат наборы элементов Ивыходу блока. и ИЛИ и служат для коммутации управНа фиг, 1 показана блок-схема уст- ляющих сигналов.ройства; на фиг. 2 - схема блока Фор- Блоки сравнения предназначены дляммирования признака передачи, ф, сравнения адресов получателеи, аоВ состав устройства входят блок 1 ступающих на первые и третьи информатактовых импульсов, и И каналов обме- ционные входы с адресами, содержащина, включающие первые приемные регист мися в регистрах 17.7 8984Вторые буферные регистры предназначены для хранения информации, принятой из первого передающего регистра в случае парного обмена с последующим модулем вычислительной систе"5мы. или из второго передающего регистра, в случае парного обмена с предыдущим модулем выцислительной системы.Управляющие регистры 13 содержатэлементы занесения, сброса и первуюгруппу триггеров, указывающих состояние (занято-свободно) первых буФерных регистров, вторую группу тригге"ров, указывающих состояние (занято-свободно) вторых буферных регистров 12,третью группу триггеров, указывающих режим работы (запись-чтение) модулей вычислительной системы 18.Узлы 14 синхронизации содержаттриггеры, элементы занесений и сбро" 20са, предназначены для синхронизациизапросов, поступающих из модулей,Регистры 15 признаков передачисодержат триггеры, элементы занесения и сброса и предназнацены для хранения информации о направлении парного обмена, поступающей из блоков16. Формирования признака обмена, которые предназначены для определенияФнаправления парного обмена в зависимости от адресов получателя, поступающих из модулей вычислительной системы.В состав К-го блока (фиг, 2) Формирования признака обмена входят первый узел сложения 19. К элемент задержки 20. К, второй узел сложения21. К, первый узел сравнения 22,К ивторой узел сравнения 23.К.Первый узел сложения 19.К содер"жит группу элементов И 24.К"24.К.Н,группу элементов сложения по модулю"2" 25.К.1-25.К.Н и предназначен дляувеличения на единицу адреса отправителя, поступающего из регистра 17 КЭлементы И 24. К. 1-24.К.Н предназ.начены для Формирования сигналов поразрядного переноса.Элементы сложения по модулю "2"25,К,1-25.К,Н предназначены для поразрядного суммирования сигналов переноса с разрядами адреса, поступающего 50на вход узла сложения 19.К.Элемент задержки 20.К предназначенд 1 я задержки сигнала опроса, поступающего на управляющий вход блока Форми-,рования признака передачи 16,55Второй узел сложения 2 1,К по составу аналогичен первому узлу сложения 19,К и предназначен для уменьше 13 8ния на единицу адреса отправителя,поступающего в обратном коде из регистра адреса 17.К.Первый узел сравнения 22,К предназ.начен для сравнения адреса, поступающего на первые информационные входы,с адресом, поступающим на вторые инФормационные входы блока и содержитгруппу элементов сложения по модулю"2" 26,К.1-26.К,Н, элемент ИЛИ 27.Ки элемент И-НЕ 28.К.Второй узел сравнения 23.К по составу аналогицен первому узлу сравнения 22.К.Регистры 17 адреса предназначеныдпя хранения адресов отправителей исодержат узлы сброса и занесения инФормации с пульта управления (не по"казан).В качестве модулей 18 вычислительной системы могут использоваться процессоры, блоки оперативной памяти,каналы прямого доступа и т.п.Устройство работает следующим образом,По пуску устройства блок 1 начинает вырабатывать серии сигналов А и В,под управлением которых в устройственачинают циркулировать свободные слова. По каждому сигналу В информацияв парафазном коде передается из первых и вторых передающих регистровсоответственно в первые и вторые приемные регистры. По сигналу А информации из первых и вторых приемных регистров в парафазном коде передаетсяв первые и вторые передающие регистры.Каждая К-я часть может работать вдвух режимах: "Чтение" и "Запись".Режим "Чтение" предназначен дляприема информации, адресованной К-ойчасти устройства и передачи ее модулю 18 вычислительной системы.По сигналу В и состоянию "Чтение"третьего триггера в управляющем регистре 13,К информация первых 4.К и вторых 5.К+1 передающих регистровсоответственно пересылается в первые2.К и вторые 7,К приемные регистры иопрашивается узел 14, К наналичие запроса от модуля 18.К.Если запрос из модуля 18.К отсутствует, то по сигналу А информацияиз первых 2.К и вторых 7.К приемныхрегистров пересылается соответственно в первые 4.К и вторые 5.К передающие регистры. Поле из слова информации, соответствующее адресу получателя из первого 4,К и второго 5,К пе9 89811редающих регистров, поступает в блок10. К, где сравнивается с содержимымрегистра 17. К.Ро сигналу А из распределителяимпульсов 8.К узел 9,К посылает вблок сравнения 10,К сигнал "Опрос" ",в результате чего на выходе блока10.К появится один из следующих сигналов: "Принять справа" или "Принятьслева". Си гнал "Принят ь справа" означаетет, что во второй передающий регистр 5.К поступила информация, адресованная данному модулю, или, чтотакая информация одновременно находится в первом 4,К и.втором 5.К передающих регистрах. Сигнал "Принять слева" означает, что и первый передающийрегистр М.К поступила информация, адресованная данному модулю, или, чтотакая информация одновременно находится во втором 5.К и первом 4.К передающих регистрах.По сигналу "Принять справа" и свободному первому буферному регистру11.К информация из второго передающего регистра 5.К переписывается впервый буферный регистр 11.К и в модуль 18.К поступает сигнал "Принять".При этом триггер управляющего регистра 13.К, указывающий состояние пер 30вого буферного регистра 11,К, пере"ходит в состояние "Занято". Задержанным сигналом иэ узла 9.К второй передающий регистр 5.К сбрасывается, чемобеспечивается очистка слова информа"ции. Сигналом серии В нулевое словопродвинуто влево по магистрали.По сигналу "Принять" модуль 18.Кпринимает информацию иэ первого буферного регистра 11.К на свои внутренние регистры, после чего на вы вход узла 9.К поступает сигнал "Принято", по которому триггер первого буФерного регистра 11, К в управляющемрегистре 13. К переводится в состоя-ние "Свободно", первый буферный регистр 11. К сбрасывается,По сигналу "Принять слева" и свободному первому регистру 11.К информация иэ первого передающего регистрач.К переписывается в первцй буфернцй регистр 11.К, Со входа-выхода узла 9.К в модуль 18.К поступает сигнал ."Принять", триггер управляющего регистра 13. К, указывающий состояниепервого буферного регистра 11.К, пере- ыводится в состояние "Занятно". Задержанным сигналом из узла 9.К первыйФпередающий регистр 11. К сбрасывается,3 10чем обеспечивается очистка слова информации. Сигналом серии В нулевоеслово продвинуто вправо по магистрали.По сигналу "Принять" выполняются .операции, аналогичные описанным.Режим "Запись" предназначен длявыдачи информации модуля 18.К вычислительной системы в первый или второй передающие регистры,В этом случае, когда модуль 18.Кдолжен передать информацию, он выставляет данные на четвертый информационный вход первого буферного регистра 11.К, адрес получателя подаетна второй информационный вход блока.16.К и одновременно посылает сигналв узел 1 М. К.По сигналу В при наличии запросаот модуля 18.К триггер синхрозапроса в узле синхронизации устанавливается в состояние "Синхрозапрос" и третий триггер управляющего регистра13. К переводится в режим "Запись".По сигналу А и установленномутриггеру синхрозапроса в узле синхронизации данные из модуля вычисли.тельной системы и регистра 17.К переписываются в первый буФерный ре"гистр 11.К, первый триггер управляю"щего регистра 13. К.устанавливается. всостояние "Занято", на втором выходеузла 1 В.К появляется сигнал опросапервого 19.К (Фиг. 2) и второго.2.1.Нузлов сложения. По сигналу опросаэлемента И 2 ч.К.1-.21.К.И Формируютсигналы переноса в каждом разряде,которые суммируются с разрядами адреса, поступающими на входы узла сложения 19.К, в результате чего, на выходе элементов сложения по модулю "2"2.К. 1-25.К.Н.формируется адрес наединицу больший адреса отправителя,Этот адрес поступает на первые ин"Формационные входы узла сравнения22,К, где поразрядно суммируется Наэлементах сложения по модулю "2"26,К. 1-26.К.Н с адресом получателя,поступающим на вторые информационные входы узла сравнения 22.К. Присовпадении адресов на выходе элемента И-НЕ 28.К Формируется сигнал, означающий, что адрес получателя на единицу больше адреса отправителя, покоторому регистр 15.К устанавливает"ся,в состояние "Передать вправо",Аналогичные операции выполняютсяво вторых узлах сложения и сравненияпри формировании сигнала "Передатьвлево".40 11 8984При отсутствии сигналов на выходепервого 22.К и второго 23.К узлов.сложения, регистр 15.К устанавливается в состояние "Передать".Признак "Передать" означает, цтоабсолютная велицина разности адресаполучателя из модуля 18.К вычислительной системы и адреса отправите-.ля иэ регистра 17.К больше единицы,т.е. должен быть выполнен перекресный обмен,По,сигналу А и установленномупризнаку "Передать" производится анализ слон информации, поступивших впервый 4.К и во второй 5,К передающиерегистры на незанятость слова инфор"мации (свободное слово)Если первый передающий регистр 4.Ксвободен или первый 4.К и второй 5.Кпередающие регистры свободны, то посигналу А узел 9.К вырабатывает сиг 1 мал "Записать вправо 1". По этомусигналу информация из первого буферного регистра 11.К переписывается впервый передающий регистр 4,К, задержанным сигналом из узла 9,К, сбра-.сываются. первый буферный регистр 11,К,триггер еинхрозапроса в узле 14.К и.первый триггер в управляющем регистре13.К, третий триггер в управляющемрегистре 13. К переводится в режимзо"Чтение",Если второй передающий регистр5.К свободен, а первый передающий регистрр 4, К занят, то по си гналу Аизузла 9.К вырабатывается сигнал "Запи.сать влево 1", по которому информация из первого буферного регистра11,К переписывается во второй передающий регистр 5, К. Далее производятсядействия, аналогичные действиям посигналу "Записать вправо 1"., По сигналу Аи установленномупризнаку ."Передать вправон проиэводится анализ слова информации на незанятость в первом передающем регистре4.К. Если первый передающий регистр4.К свободен, то по сигналу А выра батывается сигнал "Записать вправо 1"Если первый передающий регистр 4.Кзанят, то по сигналу А 4 информация зоиэ первого передающего регистра 4.Кпереписывается во второй буферныйрегистр 12.К и второй триггер управляющего регистра 13.К устанавливаетсяв состояние "Занято", По сигналу Аыузел 9.К вырабатывает сигнал "Записатьвправо 1". После выполнения всех необходимых операций, связанных с сигна 13 12лом "Записать вправо 1", М-ый канал обмена устройства находится в состоянии "Чтение" и второй буферный регистр 12.К занят. При этом могут выполняться операции режима "Чтение", а режим "Запись" не может быть выполнен, так как триггер синхроэапроса от модуля 18,К блокирован.Очистка второго буферного регистра 12,К производится следующим образом.По сигналу А и установленному второму триггеру в управляющем регистре 13.К производится анализ на незанятость слов информации, поступающих в первые 4,К и вторые 5,К передающие регистры. Если первый передающий регистр 4.К свободен. или первый,4.К и второй 5.К передающие регистры свободны, то по сигналу А узел 9.К вырабатывает сигнал "Записать вправо 2". По этому сигналу информация из второго буферного регистра 12.К переписывается в передающий регистр 4.К, задержанным сигналом иэ узла 9.К сбрасываются второй буферный регистр 12,К и второй триггер в управляющем реги стре 13. К.Если второй передающий регистр 5. К свободен, а первый передающий регистр 4.К занят, то по сигналу А узел 9 К вырабатывает сигнал "Записать влево 2" по которому информация из второго буферного регистра 12.К переписывается во второй передающий регистр 5.К. Далее производятся действия, аналогицные действиям по сигналу "Записать вправо 2".По сигналу А и установленному признаку "Передать влево" пцоизводится анализ слова информации на незанятость во втором передающем регистре .5.К. Если он свободен, то по сигналу А вырабатывается сигнал "Записать влево Р. По этому сигналу информация из первого буферного регистра 11,К переписывается во второй передающий регистр 5.К, задержанным сигналом из узла 9.К сбрасываются первый буферный регистр 11.К, триггер синхрозапроса в узле 14.К, первый триггер в управляющем регистре 13.К, третий триггер в управляющем регистре 13.К переводится в режим "Чтение".Если второй передающий регистр 5,К занят, то по сигналу А информация из второго передающего регистра 5,К переписывается во второй буферный регистр 12. К и второй триггер уп98413 14 5 о 15 формула изобретения торого соединены соответственно с пер, вым и четвертым информационными входами первого буферного регистра, а уп 13 8 равляющего регистра 13.К устанавливается в состояние "Занято". По сигналу А узел 9.К вырабатывает сигнал "Записать влево 1". После выполне" ния всех необходимых операций, связанных с сигналом "Записать влево 1", К-ый канал обмена находится в состояние "Чтение" и второй буферный регистр 12.К занят. В следующем также по сигналу А и установленному второму триггеру управляющего регистра 13.К производится анализ на незанятость слов информации, поступающих в первый 4 К и второй 5.К передающие регистры. Если первый передающий ре- гистр 4,К свободен или первый 4. К и второй 5,К передающие регистры свободны, то по сигналу А узел 9,К вырабатывает сигнал "Записать вправо 2 н и производятся все операции, связанные с этим сигналом. Если второй передающий регистр 5. свободен, а первый передающий регистр 4.К занят, то по сигналу Аз узел коммутации управляющих си:гналов вырабатывает сигнал ".Записать влево 2", по которому информация из второго буферного регистра 12.К переписывается во второй передающий. регистр 5.К и производятся все операции, аналогичные операциям по сигналу ".Записать вправо 2.,Таким образом,.предлагаемое уст" ройство обладает более высокой про" пускной способностью по сравнению с известным, поскольку парные взаимодействия независимо от физицеского рас" положения модулей реализуются за такт магистрали. 1. Устройство связи для вычислительной системы, содержащее блок тактовых импульсов и И каналов обменов, каждый из которых вклюцает узел син-. хронизации, распределитель импульсов, первый передающий регистр, соединенный информационным входом с выходом первого элемента ИЛИ, первый вход которого подключен к выходу первого приемного регистра, а второй входк первым выходам первого и второго буферных регистров, управляющие входы которых подклюцены соответственно к первому и второму выходам узла комму" тации управляющих сигналов, первые информационные входы второго буферного регистра и блока сравнения соединены 25 35 40 45 50 с выходом первого передающего регист"ра, выход регистра адреса подключен кпервому информационному входу первого буферного регистра и второму информационному входу блока сравнения,первый и второй входы, третий выходи первый и второи входы-выходы узлакоммутации управляющих сигналов соединены соответственно с выходом распределителя импульсов и первым выходом узла синхронизации, первым управляющим входом первого передающегорегистра и входами-выходами управляющего регистра и блока сравнения,причем первый выход. блока тактовыхимпульсов соединен с управляющими входами первых приемных регистров и входами распределителей импульсов всехканалов обмена, а второй выход " совходами управляющих регистров, .первыми входами узлов синхронизации ивторыми управляющими входами передающих регистров всех .каналов обмена, выход первого передающего регистра К-гоканала обмена (К=2,И) соединен с ин"формационным входом первого приемногорегистра (К)-.го канала обмена, вы"ход первого передающего регистра первого канала обмена соединен с инфор"мационным входом первого приемногорегистра И-го канала обмена, о тл и ч а ю щ е е с я тем, цто, с цельюповышения пропускной способности уст- .ройства, в каждый канал обмена введены вторые приемный и передающий регистры, второй элемент ИЛИ, блок формирования признака обмена и ре.гистр признака передаци, причем в каж.дом канале выход первого передающего.регистра подклюцен ко второму информационному входу первого буферногорегистра, третий информационный входкоторого соединен с выходом второгопередающего регистра, вторым информационным входом второго буферного регистра и третьим информационным входом блока сравнения, управляющим входом соединенного с выходом регистрапризнака передачи, вход-выход и входкоторого соответственно подключены к.третьему вход-выходу узла коммутации управляющих сигналов и выходу блока формирования признака обмена, первый и второй информационные входы. коравляющий вход - со вторым выходом узла синхронизации, выход второго при 898 ч 13емного регистра соединен с первым входом второго элемента ИЛИ, вторым входом подключенного ко вторым выходам первого и второго буферных регистров, а выходом - к информационному входу второго передающего регистра, первый и второй управляющие входы которого соединены соответственно с четвертым выходом узла коммутации управляющих сигналов и вторым управляющим входом первого передающего регистра, управляющий вход второго приемного регистра соединен с управляющим входом первого приемного регистра, информационный вход второго приемного реги 5 стра К- го канала обмена соединен с выходом второго передающего регистра (К)-го канала обмена, информационный вход второго приемного регистра первого канала обмена соединен с выи ходом второго передающего регистра И-го канала обмена, четвертый информационный вход и третий выход первого буферного регистра, четвертый вход- выход узла коммутации управляющих сиг 25 налов и второй вход узла синхронизации К-го канала обмена являются соответственно К-ми информационными входом и выходом, управляющим входом-выходом и запросным входом устройства.2. Устройство по и, 1, о т л ич а ю щ е е с я тем, что, блок формирования признака обмена содержит два узла сложения, первые входы которых соединены с первым информационным входом блока,а вторые входы - с управляющим входом блока и через эле мент задержки с управляющими входами первого и второго узлов сравнения, первые информационные входы которых подключены соответственно к выходам первого и второго узлов сложения, вторые информационные входыко второму информационному входу блока, а выходы - к выходу блока. Источники информации,принятые во внимание при экспертизе 1 Авторское свидетельство СССР по заявке 11 2557320/18-21,кл. 0 06 Г 3/0 Ц, 1977. 2. Авторское свидетельство СССР по заявке Ю 2765316,кл С 06 Г 3/04 1979 прототип)898113 Составитель В. Вертлиб Техред С. Мигунова Коррек4 вдактор И. Недолуженко акаэ 11950/65 иал ППП "Патент", г, Ужгород, ул. Проектная,Тираж 731 НИИПИ Государственно по делам иэобретен 035, Москва, Ж, РПодписноо комитета ССРй и открытийушская наб д.