Программно-управляемый цифровой фильтр

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских Социалистических Респубйнк(22) Заявлено . 11.1179 (21) 2842580/18-24с присоединением заявки Мо -(5 т)М. КЛ.З Н 03 Н 17/04 Государственный комитет СССР яо делан изобретений и открытийДата опубликования описанйя 30,1081(72) Авторы изобретения А.А. Петровский, Е.Б. Самойлов, А.Е. Леу и В.Б. Клюс 71) Заявите кий радиотехнический институт. Изобретение относится к специал зированным средствам вычислительн техники и может быть применено в стемах обработки информации, инфо ционно-измерительных системах, в ройствах формирования и анализа с чайных процессов.Известен цифровой фильтр (1, который строится в виде спецвйчислителя,1 где отсчеты входного и выходного сигнала обрабатываются поразрядно. Схемная реализация данного цифрового Фильтра есть последовательно соедин ные два арифметических блока, работающих параллельно, вторые информаци 5 онные входы арифметических блоков подключены соответственно к первому и второму входу блока памяти, где хранятся коэффициенты передаточной Функции фильтра, выход второго арифме тического блока соединен с первым входом первого регистра сдвига, выполняющего функцию задержки, второй вход данного регистра - вход устройства в целом, а выход соединен с 25 входом блока образования дополнительного кода, первый выход которого выход устройства в целом, а второй его выход подключен к первому входу второго регистра и .третьему входу второго арифметического блока, выпол няющего также функцию задержки, выход которого соединен с первым информационным входом первого арифм тического блока, первый, второй, е тий, четвертый и пятый выходы блока управления соединены соответственно с управляющими входами первого арифметического блока, второго арифметического блоха, первого регистра сдвига, блока образования дополнительного кода и второго регистра сдвига 1.Операции, выполняемые устройством сводятся к логическому умножению фонъюнкции) двух двоичных цифр, накоплению частичных произведений на последовательном накапливающем сумматоре и к сдвигу инФормации в регистре. Устройство реализует цифровой фильтр со следующей передаточной функцией,которой соответствует раэностное ура нение 11 еХ.И 1 У(И) -2 У (ИНесмотря на то, что эта реализация фильтра отличается весьма простой схемой, то, с другой стороны,вычисление отсчетов выходного сигнала производится медленно, а главноеданный фильтр имеет малое значение5соотношения сигнала-шум, так какуменьшен динамический диапазон входного сигнала.Наиболее близким к предлагаемомупо технической сущности является1 О,цифровой фильтр, содержащий последовательно соединенные первый блок памяти и арифмет:ческий блок, представляющий собой два последовательно соединенных элементарных арифметических/устройства, работающих параллельно, 15второй блок памяти, где хранятся параметры фильтра, соединен со вторым информационным входом арифметического блока, третий информационныйвход арифметического блока подключен 2 Ок выходу мультиплексора, первый информационный вход которого - входустройства в целом, первый выходарифметического блока соединен со входом первого блока памяти, а второйвыход - со вторым информационным входом мультиплексора, третий выходарифметического блока - выход устройства в целом, первый, второй, третий, четвертый выходы блока управле"ния подключены к управляющим входаммультиплексора, первого блока памяти,арифметического блока и второго блока памяти соответственно.Это есть техническая реализацияцифрового рекурсивного фильтра, по- З 5строенного из последовательного соединения блоков второго порядка, каждый из которых имеет по два полюсаи по два нуля. Все блоки второгопорядка построены на основе прямой 40канонической формы, т.е. с использо"ванием минимума элементов задержки(2).Недостатком данной схемной реализации цифрового фильтра являетсяуменьшение динамического диапазона 45входного сигнала, чтобы не произошлопереполнение разрядной сетки арифметического блока. Это связано с тем,что масштабирующие коэффициеиты выбираются исходя из следующих соображений,Если х" максимальное абсолютное значейие входного сигнала, ау(п) и Ь(п)- выходной сигнал и импульсная характеристика фильтра, вэтом случае 55ОР"вохф Ь(кНесть верхняя граница максимального входного сигнала, при котором отсутствует переполнение в циФровом Филь тре. Выбор масштабирующих коэффициен- тов по (1) затруднен и не всегда оп" равдан, так как она дает завышенные результаты и просуммировать ряд в (1) довольно трудно. При этом уменьшается динамический диапазон входного сигнала и соотношение сигнал-шум.Цель изобретения - увеличение динамического диапазона обрабатываемого сигнала,Поставленная цель достигается тем, что в программно-управляемый цифровой фильтр, содержащий два блока памяти, арифметический блок, мультиплексор и блок управления, первый, второй, третий и четвертый выходы которого соединены с управляющими входами соответственно первого блока памяти, второго блока памяти, арифметического блока и мультиплексора, первый вход которого является входом Фильтра, а выход мультиплексора подключен ко второму входу арифметического блока, третий вход которого соединен с выходом первого блока памяти, первый выход арифметического блока подключен к первому входу второго блока памяти, введены блок задания коэффициентов, блок сопряжения, выходной регистр, блок умножения на два, выход которого соединен со входом выходного регистра, вторым входом второго блока памяти и вторым входом мультиплексора, третий вход которого подключен к выходу второго блока памяти, выход блока задания коэффициентов подключен к первому входу блока сопряжения, выход которого соединен со входом первого блока памяти, второй выход арифметического блока подключен ко входу блока умножения на два, причем третий выход блока управления соединен с управляющим входом блока сопряжения, а шестой выход блока управления подключен к управляющему входу выходного регистра, выход которого является выходом фильтра.Блок управления содержит микро-,программную память, генератор 1 ВЯтриггер, формирователь импульсов,последовательно соединенные регистри дешифратор, выходы которого соединены с адресным входом микропрограммнойпамяти, выходы которой являются соответственно первым, вторым, третьим,четвертым, пятым и шестым выходамиблока, выход останова микропрограммной памяти соединен со входом формирователя импульсов, выход которогосоединен с первым входом ИЯ-триггера,выход которого соединен со входом генератора, выход которого подключен куправляющему входу микропрограммнойпамяти, а второй вход ВЯ-триггераявляется входом запуска блока,ВВыполнение условий (7) приводит ктому, что максимальный коэффициентпередачи Ь каскадов равен 1, отбрасывание одного каскада справа, т.е.Ькаскад, также будет иметь К.=х= 1 и т.д. При этом и реакция цифрового фильтра при подаче синусоидального сигнала единичной амплитуды нарезонансных частотах Ю( Ц(,..,Ж) ,Ю 2,Ю не будет превосходитьединицы, т.е. ограничение ( у (и)/1выполняется при х как угодно близисиком к 1Определени, параметров д, и Ь1=1,Ь З = 0,2 осуществляется по следующему алгоритму:1) Находятся максимальнь 1 е коэффициенты передачи К, ККмК КЬ, одного, двух Ь каскафдов фильтра,2 Определяются коэффициенты передаточной функции Н(з):(Максимальный коэффициент передачипервых двух каскадов теперь равенК=К 2/К, р а 0= 1).Жнг(2)%2.-,а"2 З КЗ фй "1)=)Э"2а к":(.2ь 1 ни):К:а) к; к: к(к,при этом на каждом этапе расчета не"обходимо проверять условие7а, Кдля предотвращения разрядной сетки. На фиг. 1 показана структурнаясхема программно-управляемого цифрового фильтра 1 на фиг. 2 - схема блока управления.Программно-управляемый цифровойфильтр (фиг. 1) содержит первый блок1 памяти, арифметический блок 2,мультиплексор 3, блок 4 управления,второй блок 5 памяти, блок б умножения на два, выкодной регистр 7, блок8 задания коэФфициентов; блок 9 сопряжения.Первый блок 1 памяти цредназначендля хранения значений коэффициентовциФрового фильтра. На информационные входы первого блока памяти подаются коды коэффициентов, занесениекоторых и последующее считывание про-.изводится по сигналам, поступающимиз лока 4 управления на управляющийвход. Коды считываемых коэффициентовпоступают на выход первого блока памяти,"Арифметический блок 2 предназна.чен для выполнения операций умножения.и алгебраического сложения .операндов, поступающих на два его ин формационных входа, Управление работой блока осуществляется при помощи сигналов, поступающих на его управляющий вход из блока 4 управления.Арифметический блок имеет два информационных выхода. С первого выходаснимаются результаты вычисления, совторого выхода - значения разрядовмножителя.Мультиплексор 3 предназначен дляуправляемого подключения ко второмуинформационному входу. арифметического блока трех независимых источниковинформации, поступающих на его первый, второй и третий информационныевходы. Первый информационный входмультиплексора представляет собойвход устройства в целом. Выбор источ 15 ника информации определяет сигнал науправляющем входе мультиплексора.Блок 4 управления предназначендля формирования необходимых последовательностей управляющих сигналов,20 обеспечивающих функционирование всего цифрового Фильтра в целом.Он представляет собой управляющий автомат, Структурная схема блокауправления (фиг. 2) включает управляемый генератор 10 тактовых импульсов; ВЯ-триггер 11, формирователь12, параллельный регистр 13, дешифра"тор 14, микропрограммную память 15.В исходном состоянии ЙЯ-триггернаходится в положении О иуправляемый генератор 10 выключентактовые импульсы отсутствуют. Посигналу фПуск 1 е, поступающему отвнешнего по отношению к автомату источника, например оператор нажалклавишу Пускф на передней панелиустройства, 11 Я-триггер 11 переключается в положение ф 11 ф. После этоговырабатывается периодическая последовательность тактовых импульсов.46 При этом на выходах у появляются уп-равляющие сигналы. После завершенияреализации микропрограммы сигналффОстановф переключает триггервисходное состояние и тактовые импульсы прекращаются. Формирователь12 коротких импульсов необходим длятого, чтобы сигнал Остановф непрепятствовал повторному действиюсигнала 1 Пускфф,щ 0 Регистр 13 и дешифратор 14 необходим, Когда блок управления должен.Реализовать несколько различныхмикропрограмм. На регистре 13 фиксируется код команды (микрокоманды),соответствующий определенной микРопрограмме. Выбирается одна из шиндешифратора 14 и управляющий автомат.настраивается на реализацию выбранной микрокоманды. Таким образом,целью проектирования управляющего40 автомата является определение функциональной схемы комбинационногоустройства и элемента памяти 15, вто время как остальные элементы струк.турной схемы блока управления опре 65 делены заранее,877787 . назначен для параллельного занесения в блок памяти кодов с выхода блока б умножения на два. Второй информационный вход блока памяти предназначен для последовательного занесения во встроенный буферный регистр значений разрядов множителя, снимаемых с арифметического блока. Занесенйе с буферного регистра или с первого информационного входа,а затем - считывание ее производится по сигналам с блока управления, поступающим на управляющий вход, 20Блок б умножения на два предназначен для умножения на два значений у И,.(, получаемых в арифметическом 1блоке, в соответствии с алгоритмом фильтрации, обеспечивающим максималь ный динамический диапазон сигнала. Блок умножения на два имеет информационный вход и информационный выход, соединенный со входом выходного регистра 7Выходной регистр 7 предназначен для хранения значений уп в течение всего периода дискретизации. За время, соответствующее периоду дискретизации, формируется следующее значение выходного сигнала -у+А, которое с выхода блока б умножения на два поступает на информационный вход выТаким образом, можно создаватьцифровые фильтры, порядок которыхопределяется количеством подключенных последовательно элементарныхФильтров второго порядка. Так, дляшести соединенных последовательноэлементарных фильтров общий порядокцифрового Фильтра будет равен двенадцати. Иаксимальный порядок фильтраопределяется верхней граничной частотой обрабатываемого сигнала ивременем выполнения арифметическихопераций. Рассчитанные коэффициентыиз блока программного управления через блок сопряжения поступают на информационный вход первого блока памяти и по сигйалам с блока управленияпроисходит их занесение в соответствующие ячейки. После занесения каждогокоэффициента блок управления модифицирует на единицу адрес обращения кпервому блоку памяти и очередной коэффициент записывается уже в следующую ячейку. Порядок расположения коэффициентов в первом блоке памяти следУющийф Чо,(ю 9( ф 92 Ь(,(ю Ьуф ,90 д 9(После занесения коэффицйентов цифровой фильтр переходит в Второй блок 5 памяти предназначен для хранения значений входного сигнала, промежуточных значений и ре" зультатов Фильтрации.Адресация занесения и выборки- произвольная, определяется содержимым встроенного адресного счетчика, Второй блок памяти имеет два информационных входа, один из которых предходного регистра и записывается туда,сменяя предыдущее значение у, посигналу занесения, поступающему науправлеаий вход выходного регистра.Информационный выход выходного регистра представляет собой выход устройства в целом,Блок 8. задания коэффициентов предназначен для расчета коэффициентовцифрового рекурсивного фильтра в соответствии с алгоритмом, обеспечивающим максимальный динамический диапазон сигнала на входе и выходе устройства. Блок 8 может представлять со"бой универсальную вычислительную машину либо управляющую мини-ЭВИ, запрограммированную соответствующим образом для расчета коэффициентов Фильтра. В частном случае блок программного управления может быть выполненв виде пульта, позволяющего вручнуюзаносить в первый блок памяти цифрового Фильтра соответствующие коэффициенты. Блок 8 имеет информационный1 выход, подключенный ко входу блока 9.сопряжения. 40 45 50 55 60 Блок 9 сопряжения предназначен дляпреобразования уровней информационных сигналов, поступающих с блока программного управления, к уровню, необходимому для записи информации в первый блок памяти. Блок сопряжения выполняет также роль согласования во времени моментов поступления на него информации и моментов занесения ее в первый блок памяти.Цифровой фильтр работает следующим образомБлок программного управления рассчитывает коэффициенты фильтра в соответствии с алгоритмом. получения максимального динамического диапазона сигналаЦифровой фильтр в;целом построен каскадным подключением рекурсивных Фильтров второго порядка, называемых в дальнейшем элементарными фильтрами. Передаточная функция одного элементарного фильтра имеет вид (8)Из формулы (8) видно, что для Формирования требуемой передаточ" ной характеристики необходимо задавать пять коэффициентов: 9 О,9,9, Ь,(,Ь 2,ЬО=О,5, Работа элемейтарного Фильтра ведется последовательно во времени по алгоритму, заданному разностным уравнением (6) .Следует отметить, что реализация каскадной формы цифрового фильтра, где выходные значения предыдущего звена являются входными для последующего, а элементарные фильтры представлены в прямой Форме, удается избежать недостатка - повышенные затраты памяти по сравнению с канонической реализацией. В данном случае необходимо Я + 2 ячейки памяти, где й - количество ячеек памяти при канонической реализации фильтра.режим функционирования. По сигналу с блока 4 управления мультиплексор 3 подключает вход устройства в целом ко второму информационному входу арифметического блока 2, одновременно иа первый информационный вход арифметического блока поступает двоичный код коэффициента до, По сигналу с блока 4 управления происходит занесение значений входного сигнала хи и коэффициента до в регистры арифметического блока. После этого производится умножение 9 Ох, . Во время умножения знайения до Ы хи сдвигаются, причем разряды х ипоследовательно поступают при этом в буфер ный регистр второго блока 5 памяти. Таким образом, с окончанием операции умножения значение произведения др, хи находится в арифметическом блоке, а текущее значение входного сигнала хи 4 - в буферном регистре второго блока памяти . Операндами для второго умножения являются значения коэффициента ди входного сигнала, задержанного на один интервал дискретизации хи . Код д, поступает с первого блока памяти, а х и 4 - через мультиплексор со второго блока памяти.После занесения в арифметический блок значений 94 и хи, в ячейку . второго блока памяти, в которой ранее находился код хи , записыва" ется из буферного регистра значение хи , поступающее туда во время выполнения первой операции умножения. В арифметическом блоке ди х 1 перемножаются, а их произведениескладывается с предыдущим результатом: дох, +9, х и4. В бУферный регистр второго блока памяти последо" вательно заносится уже значение хи . После этого производится модификация адреса в первом и во втором блоках памяти: На арифметический блок поступает очерецная пара сомножителей: дг, и хи ,. Полученное в результате умножения произведениедг, х и .1 суммируется с предыдущим результатома значение хи , записывается в Ячейку второго блока памяти на место хИ . Таким образом, после окончания первой половины. алгоритма функционирования элементарного фильтра в арифметическом блоке 2 находится значение 904 хи 4 ++ д 4 х 1, + дхи, во второмблоке 5 памяти произошло обновлениесодержимого первых двух ячеек: вместо хи 4,записано значение хи 4, авместо х 1- значение хи . Эторавноценно сдвигу содержимого двухячеек, в результате которого теряет" сЯ значение х и г 4, После этого блок 4 управления модифицирует адреса впервом и втором блоках памяти. Наинформационные входы арифметического .блока 2 с первого блока 1 памяти по.,ступает значение коэффициента "Ь,а со второго блока памяти через мультиплексор значение выходного сигналапервого элементарного фильтра, задержанное на один период дискретизации -Уи , . Арифметический блокпроизводит умножение и полученный результат с учетом знака добавляет кполученной ранее сумме произведений.В арифметическом блоке формируетсязначение 9 о,1 хи,1 + 91,1 х и-О+ д г,4"хи-й,- Ь,1 уи-, .Из следующих ячеек первого и второго блоков памяти поступают на арифметический блок соответственно знаЧения -Ь ги у И у. По окончании операции умножения произведение суммируется с полученным ранее результатом.В итоге на информационном выходе арифметического блока сформировано значение выходного результата первого эле ментарного фильтра1ид Оо 1 ЧОАи,25 ЗО 35 40 45 50 55 60 65+Ради-г, ,уи-,Рг,1 и, Полученное значение вдвое меньше истинного, поэтому информация с выхода арифметического блока 2 поступает на блок б умножения на два. Так как информация представлена в двоичном коде, то умножение на два равносильно сдвигу на один разряд. Блок умножения на два сдвигает код уи на один разряд влево и формирует на выходе истинное значение уи= 2 уи. Сле1 1дует отметить, что если для дальнейшей работы цифрового фиЛьтра нет необходимости испольэовать значение у , то функции блока умножения на два можно реализовать схемным путем, т,е. непосредственной запайкой со сдвигом выхода арифметического блока ко всем необходищак блокам устройства. По сигналу с блока 4 управления мультиплексор 3 подключает выход блока умножения на два ко второму информационному входу арифметического блока, на первый информационный вход которого поступает код очередного коэффициента 901. Это первый из коэффициентов следующего, второго, элементарного фильтра. Согласно алгоритму фильтрации его необходимо умножить на значение входного сигнала второго элементарного фильтра хи. Так как цифровой фильтр в целом реализован каскадно, то входным сигналом для последующего элементарного Фильтра является выходной сигнал предыдущего, т.е. хи,= уи,4, хИ ,= Уи, хи ,д. - Уи.,4. С учетом этого работа устройства при реализации последующих элементарных фильтров аналогична описанной работе первого звена, за исключением номеров ячеек первого и второго блоков памяти. Каждому элементарному фильтру отведено пять ячеек хранения коэффициентов в первомчен ко второму .входу арифметического блока, третий вход которого соединен с выходом первого блока памяти, первый выход арифметическогоблока подключен к первому входу второго блока памяти, о т л и ч а ющ и й с я тем, что, с целью расширения динамического диапазона сигнала, в него введены блок задания коэффициента, блок сопряжения, выходной регистр, блок умножения на два,выход которого соединен со входом выходного регистра, вторым входом второго блока пайятй и вторым входоммультиплексора, третий вход которогоподключен к выходу второго блока памяти; выход блока задания коэффициентов подключен к первому входу блокасопряжения, выход которого соединенсо входом первого блока памяти, вто"рой выхщ арифметического блока подключен ко входу блока умножения надва, причем третий выход блока управления соединен с управляющим входом блока сопряжения, а шестой выход блока управления подключен к управляащему входу выходного регистра,выход которого является выходом фильтра. 2, фильтр по п. 1, о т л н ч а ющ и й с я тем, что блок управлениясодержит микропрограммную память,генератор, ВЯ-триггер, формировательимпульсов, последовательно соединенные регистр и дешифратор, выходы которого соединены с адресным. входоммикропрограммной памяти, выходы ко- .торой являются соответственно первым, вторым, третьим, четвертым, пят тым и шестым выходами блока, выходостанова микропрограммной памяти совходом формирователя импульсов, выход которого соединен с первым входом ВЯ- триггера, выход которого соединен со входом генератора, выход ко торого подключен к управля щему входу микропрограммной памяти, а второйвход ВБ-триггера является входом запуска блока.20 Источники информации,принятые во внимание при экспертизе 1. Патент США Ю 3714402,.кл. С Об Р 15/34, опублик. 1973. 5 2. Рабийер Л., Гоулд Б. Теория и применение цифровой обработки сигналов. М., ффМирфф, 1978 (прототип) .ктор С Гираа 991 ПодписноВНИИПИ Государственного комитета СССРпо делам изобретений и открытий5, Москва, Ж, Раушская наб., д.4/4 каз 9648/ филиал ППП Патентфф, г. Уагород, ул. Проектная,