Устройство для измерения погрешности аналого-цифрового преобразователя

ОЮЗ СОВЕТСНИХОЦИАЛИСТИЧЕСКИХЕСПУБЛИК 19) (11 3 К 13/О Я ОБРЕТЕН ИОАН ВУ ии,сап ьных ия изм ости ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТИ К АВТОРСКОМУ СВ(72) С.И.Ершов и В,Н.Лысов (71) Ленинградский ордена Ленина и ордена Красного Знамени механический институт(56) 1. Экспресс-информация. сер. "Приборы и элементы автоматической и вычислительной техники, реф, 192, 1974, 11 39, рис. 6.2, Авторское свидетельство СССР 9 884125, кл . Н 03 К 13/02, 1980 (прототип).(54)(57) УСТРОЙСТВО ДЛЯ ИЗИЕРЕНИЯ ПОГРЕШНОСТИ АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАТЕЛЯ, содержащее генератор тактовых импульсов, выход которого соединен с первым входом блока управ ления, второй вход которого соединен с шиной "Пуск", первый выход - с первыми входами (и+в)-разрядного счетчика, регистра, блока регистрации, второй выход - с первой выходной шиной устройства, вторая шина которого соединена с выходом (и+в)-разрядного цифроаналогового преобразователя, а входная шина - с первым входом первого арифметического блока, второй вход которого соединен с выходами разрядов, кроме старшего разряда, (и+в)-разрядного счетчика и входами (и+в)- разрядного цифроаналогового преобразователя, а выход - с вторым входом регистра, выход которого соединен с первым входом второго арифметического блока, выход которого соединен с первым входом блока логической обработки, выход которого соенен с вторым входом блока регистт л.и ч а ю щ е е с я тем,лью расширения функциоозможностей путем обеспечерения динамическои погрешнего введены блок памяти,блок определения кодового перехода,элемент И, блок элементов И, элемент ИЛИ, элемент запрета, элементравнозначности, два триггера, пер -вый вход первого из которых соединенс первым выходом блока управления,второй вход - с третьим выходом блокауправления, а выход - с вторым входом (и+в)-разрядного счетчика и первым входом элемента И, второй вход 19которого соединен с выходом второготриггера и инверсным входом элементазапрета, а выход - с первым входом Сеэлемента ИЛИ, второй вход которогосоединен с выходом элемента запрета, Яа выход - с вторым входом первогоарифметического блока, входом стар- фффффшего разряда (и+в)-разрядного циф- Вевйроаналогового преобразователя и пер- вааЬвым входом элемента равнозначности,второй вход которого соединен с выхо-рдом старшего разряда (и+в)-разрядногосчетчика, первым входом второго триггера и прямым входом элемента запрета, а выход - с первыми входами блокаэлементов И, вторые входы которогосоединены с входной шиной устройства,а выход - с первым входом блока опре" фделения кодового перехода, второйвход которого соединен с вторым входом второго триггера и с первым выходом блока управления, а выход - стретьим входом регистра, при этомпервым вход блока памяти соединенс выходом регистра, второй вход - с1115219 первым выходом блока управления, авыход - с вторым входом второго арифметического блока, причем второйвход блока логической обработки соеИзобретение относится к вычислительной технике, предназначено дляавтоматического измерения погрешности аналого-циФрового преобразователя напряжения (тока) в код и 5обеспечивает получение информациио динамических погрешностях с представлением результатов измерения вцифровой форме,Известно устройство для контроля 1 Окачества работы 1 -разрядногоАЦП, содержащее (и+щ)-разрядныесчетчики и эталонный цифроаналого. -вый преобразователь, ключи, входыуправления которых подключены к шине "Конец преобразования", о -разрядный ЦИ 1, вычитающий усилитель, входы которого подключены к выходам(п+щ)- и О -разрядных цифроаналоговыхпреобразователей, и регистрирующееустройство осциллоскоп 1,11.1Недостатком данного устройства является низкая точность оценки качест-ва ЛЦП.Н аиболее близ ким по техническойсущности является устройство для измерения погрешности аналого-цифрового греобразователя, содержащеегенератор тактовых импульсов, выходкоторого соединен с первым входом 30блока управления, второй вход кото-рого соединен с шиной "Пуск", первый выход - с первыми входами (и+щ)разрядного счетчика, регистра, блокарегистрации, второй выход - с первой З 5выходной шиной устройства, вторая выходная шина которого соединена с выходом (и+щ) в разрядно цифроаналогового преобразователя, а входная шина - с первым входом первого арифме- щ 0тического блока, второй вход которого соединен с выходами разрядов,кроме старшего разряд 1, (и+щ)-разряд.ного счетчика и входами (и+щ)-разряд.ного цифроаналогового преобразователя, а выход - с вторым входом рединен с четвертым выходом блокауправления, третьи входИ которогосоединены с входами цифроаналоговогопреобразователя,гистра, выход которого соединен с первым входом второго арифметического блока, выход которого соединен с первым входом блока логической обработки, выход которого соединен с вторым входом блока регистрации 21Недостатком известного устройства является ограниченная область его применения.Цель изобретения - расширение функ- функциональных возможностей путем обеспечения измерения динамической погрешности и ее составляющих. Поставленная цель достигается тем, что в устройство для измерения погрешности аналого-цифрового преобразователя, содержащее генератор тактовых импульсов, выход которого соединен с первым входом блока управления, второй вход которого соединен с шиной "Пуск", первый выход - с первыми входами (и+щ)-разрядного счетчика, регистра, блока ре - гистрации, второй выход - с первой выходной шиной устройства, вторая выходная шина которого соединена с выходом (и+щ)-разрядного цифроаналогового преобразователя, а входная шина - с первым входом первого арифметического блока, второй вход которого соединен с выходами разрядов, кроме старшего разряда (и+щ)-разрядного счетчика и входами (п+щ)-разряд ного цифроаналогового преобразователя, а выход - с вторым входом регистра, выход которого соединен с первым входом второго арифметического блока, выход которого соединен с первым входом блока логической обработки, выход которого соединен с вторым входом блока регистрации, введены блок памяти, блок определения кодового перехдда, элемент И, блок элементов И, элемент ИЛИ, элемент запрета, элемент равнозначности, два триггера, первый вход перво25 Устройство содержит О -разрядный измеряемый аналого-цифровой преобразователь (ЛЦП 1 1, эталонный (и+ш) - 45 разрядный цифроаналоговый преобразователь (ЦЛП) 2, шину знакового разряда 3, (и+в)-разрядный счетчик 4, первый триггер 5, тактовый генератор 6, арифметические блоки 7 и 8, 50 регистр 9, блоки логической обработки 10 и управления 11, второй триггер 12, логический элемент 13 запрета, элементы И 14, ИЛИ 15, элемент 16 равнозначности, блок 17 эле ментов И, блоки определения кодового перехода 18, памяти 19, регистрации 20, шину 21 сброса, первую.го из которых соединен с первым выходом блока управления, второй входс третьим выходом блока управления,а выход - с вторым входом (и+в)-разрядного счетчика и первым входом элемента И, второй вход которого соединен с выходом второго триггера и инверсным входом элемента запрета, авыход - с первым входом элементаИЛИ, второй вход которого соединен Ос выходом элемента запрета, а выход - с вторым входом первого арифметического блока, входом старшегоразряда (и+щ)-разрядного цифроаналогового преобразователя и первым входом элемента равнозначности, второй вход которого соединен с вЫходом старшего разряда (и+тп)-разрядного счетчика, первым входом второго триггера и прямым входом элемента запрета, а выход - с первыми входами блока элементов И, вторые входы которого соединены с входной шиной устройства, а ныход - с первым входом блока определения кодового перехода, второй вход которого соединен с вторым входом второго триггера и с первым выходом блока управления, а выход - с третьим входом регистра, при этом первый вход блока памяти соединен с выходом регистра, второй вход - с первым выходом блока управления, а выход - с вторым входом второго арифметического блока, причем второй вход блока ло гиче ской обработки соеди 35 нен с четвертым выходом блока управления, третьи входы которого соединены с входами цифроаналогового преобразователя.40На чертеже приведена структурная , схема предлагаемого устройства. выходную шину 22, шину 23 пуска,вторую выходную шину 24, входную цц 1 цу ."5, шины 26-28 измеряемого аналого-цифрового преобразователя.Входы эталонного ПАП 2 соединены с выходами счетчика 4, объединенными с вторыми входами первого арифметического блока 7, а шина 3 знакового разряда соединена через элемент ИЛИ 15 с выходами элемента И 14 и элемецта 13 запрета. Старший разряд .счетчика 4 соединен с первым входом триггера 2, с прямым входом элемента 13 запрета и с одним входом элемента 16 равнозначности, инверсный вход элемента 13 запрета и второй вход элемента И 14 подключены к прямому выходу триггера 12, а первый вход элемента И 14 и второй вход счетчика 4 - к выходу триггера 5, второй вход которого соединен с третьим выходом блока 1 управления и с выходом генератора 6. Выходы ЛЦП 1 . подключены к выходцоц шине 25. Первые входы блока элементов 17 объединены и соединены с выходом элемента 6 равнозначности, первый вход которого подключен к шине 3 знакового разряда. Выходы первого арифметического блока 7 соединены через регистр 9 с первыми входами блока 19 памяти и с первыми входами второго арифметического блока 8, вторые входы которого подключены к выходам блока 19 памяти, а выходы второго арифметического блока 8 соединены через блок 10 логической обработки с блоком 20 регистрации. Третий вход регистра 9 подключен к выходу блока 18 определения кодового пере - хода, входы которого соединены с выходами н элементов блока 7 элементов И.Выходные шины блока 11 управления подключены к соответствующим шинам 21 сброса, к первой выходной шине 22 синхронизации блоков устрой- ства. Блок 11 управления запускается по шине 23 пуска. Выходы счетчика 4 соединены с третьими входами блока 1 управления, а второй вход блока 1 О логической обработки соединен через блок 11 управления с выходом щ-го разряда счетчика 4. Перед началом измерения погрешностей шины 26-28 анапого-цифрового преобразователя 1 соединяются соответ 111521915 Измерение погрешности АЦП 1 выполняется за четыре цикла. В первом и втором измеряется статическая погрешность при поступлении с выхода ЦАП 2 на вход АЦП 1 линейно нарастающего и линейно убывающего напряжений ступенчатой формы. В первом цикле на выходе элемента ИЛИ 15 и на выходе старшего разряда счетчика 4 существуют логические уровни, равные "О", ввиду чего на выходе элемента 16 "равнозначность" 50 ственно с шинами 25, 24 и 22 устройства.Устройство работает следующимобразом.По сигналу "Сброс" по шине 21 5сброса на выходах счетчика 4 устанавливается нулевой код, выходноенапряжение эталонного ЦАП 2 устанавливается равным гею, триггеры 5и 12,регистр 9, блок 9 памяти,блок 20 регистрации, блок 18 определения кодового перехода обнуляют.ся и на выходе элемента ИЛИ 15 и шине 3 знакового разряда устанавливаются уровни логического "О", наобоих входах элемента 16 равнозначности логические уровни равны ",О",,с его выхода на первые входы блокаэлементов И 17 поступает уровеньлогической "1". По сигналу "Пуск" 20на шине 23 тактовые импульсы с ге,нератора 6 поступают через блок 11управления на второй вход триггера 5 и на шину 22. Триггер 5 вырабатывает импульсную последователь 25ность со скважностью, равной двум,частота которой определяет частоту смены кода в счетчике 4.ЦАП 2 вырабатывает испытательноенапряжение для АЦП 1 в соответствии 30с кодом счетчика 4 и логическимуровнем на шине 3 знакового разряда, АЦП 1 преобразует выходное напряжение ЦАП 2 в код, причем час -тота преобразования равна частотегенератора 6, при этом при преобразовании АЦП 1 нулевого выходногонапряжения ЦАП 2 в регистре,9 со -храняется нулевой код, если сме-щение передаточной характеристики 40АЦП 1 не превышает эквивалента младшего разряда АЦП 1. Нулевой код свыхода регистра 9 записывается стактовой частотой в блок 19 памятидо тех пор, пока на выходе АЦП 1 не 45появится код, отличныи от нулевого.1 действует уровень логической "1".Во втором цикле на выходе элементаИЛИ 15 и на выходе старшего разряда счетчика 4 действуют логические уровни "1" и на выходе элемента 16 равнозначности сохраняетсяуровень логической "1",Сигнал с уровнем логической "1"с выхода элемента 16 равнозначности разрешает прохождение кода АЦП 1через г элементов блока 17 элементов И на первые входы блока 18 определения кодового перехода, которыйвырабатывает сигнал записи выходного кода первого арифметического блока 7 в регистр 9 только при изменении кода на выходах АЦП 1. В первом цикле при монотонном изменениикода счетчика 4 входное напряжениеАЦП 1 изменяется с дискретностью,составляющей 2 часть эквивалентампадцего разряда АЦП 1. При достижении напряжением уровня кодового перехода изменяется выходнойкод АЦП 1. При передаточной характеристике АЦП 1, близкой к идеальной, изменение кода АЦП 1кодовыйпереходпроисходит через каждые2 и тактов частота смены кода) счетчика 4 в два раза меньше частоты генератора 6;Первый арифметический блок 7 вырабатывает разность кодов АЦП 1 и . счетчика 4. При этом разность кодов изменяется как за счет изменения кода счетчика, так и за счет изменения кода АЦП 1. Изменение кода разнос ти, происходящее при отсутствии кодового перехода в АЦП 1, не записывается в регистр 9, поскольку блок 18 определения кодового перехода не вырабатывает в этом случае сигнала записи кода разности в регистр 9. Разность кодов АЦП 1 и счетчика 4, полу. ченная при наличии кодового перехода, записывается в блок 19 памяти с тактовой частотой до появления кодового перехода. Так как блок 19 памяти имеет последовательную выборкуто только на первых входах второго арифметического блока 8, соединенных с выходами регистра 9, существуют коды, не равные нулевым.Коды, записанные в блок 19 памяти, представляют полную статическую погрешность АЦП 1 при нарастающем входном сигнале в первом цикле.Полная статическая погрешность, аПосле поступления с триггера 5 2"- го импульса в старшем раз р яде счетчика 4 устанавливается уро - вень логического "0 ", Поскольку н а первом входе синхронизации три г гер а 1 2 логический уровень изменяет-ся с " 1 " н а "0 ", т о триггер 1 2 пер еходит в единичное состояние и н а инверсном входе элемента 1 3 з апр е - та, а также на второй входе элемента И 4 устанавливается логический уровень "1". Ввиду этого на выходе элемента 13 запрета появляется логический уровень "0", а так как первый вход элемента И 14 соединен с выходом триггера 5, то на выхо де элемента ИЛИ 5 и следовательно 45 также ее составляющие, список которых определяется функциональнымсоставом блока 10 логической обра -ботки, регистрируются в блоке 20,Работа блока 10 логической обработки регистрируется в блоке 20 и,синхронизируется блоком 1 управления,при этом сигнал, прошедший с выхода п 7-го, разряда счетчика 4 через блок 11 управления на блок О логической 1 Ообработки, позволяет измерить статическую погрешность для всех точекпередаточной характеристики измеряемого АЦП 1.ов После прохождения 2 -го 15ов- импульса на вход счетчика 4 в старшем разряде последнего устанавливаетсяуровень логической "1". При этомтриггер 12 сохраняет исходное состояние, на инверсном входе элемента 13 20запрета сохраняется нулевой логический уровень, а на его прямом вхо 11 11 де действует уровень л о ги ч е с кои 1что приводит к изменению уровня с"0 " н а " 1 " н а выходе элемента ИЛИ 1 5 , 25Н а обоих входах и следовательно и авыходе элемента6 равнозначности11 11 действуют логические у ро в нн 1 . С этого времени начинается второй цикл,в течение которого эталонный ЦАП 2 вырабатывает линейно убывающее н апр яже ние ступенчатой формы . При возни кн о ве нии кодовых переходов в АЦП 1 разность кодов АЦП 1 и сче т чик а 4 проходит в регистр 9 и з апи сыв ае т ся в блок 1 9 памяти к ак полная статическая погрешность АЦП 1 , пр еобразующего отрицательное напряжение . В блоке 2 0 регистрации фиксируются дополнительно и составляющие стати чес кой погрешности . на шине 3 знакового разряда и на первом входе элементаф 16 равнозначности действует последовательность11 Л 11 11 1 11Последовательность из 1101 и 111" существует в течение третьего и четвертого циклов, пока триггер 12 не возвратится в нулевое состояние при повторном переходе логического уровня с 11111 на 11011 в старшем разряде счетчика 4 после завершения четвертого цикла, Эталонный ЦАП 2 вырабаты вает в третьем и четвертом циклах линейно изменяющееся во времени знакопеременное напряжение, которое пре. образуется в код измеряемым АЦП 1. В третьем цикле в старшем разряде счетчика 4 действует логический уровень "0" и поэтому на выходе элемента 16 "равнозначность" логический уровень "1" существует в те интервалы времени, когда на шине 3 знакового разряда действует уровень "0" и ЦАП 2 вырабатывает положительное напряжение, Ввиду этого с выхода АЦП 1, преобразующего напряжение обеих полярностей, на первые входы блока 18 определения кодовогоперехода проходят только коды, соответствующие положительнойполярности входного напряжения АЦП 1,При наличии кодового перехода аналогично как в первом и втором циклах, разность кода АЦП 1 и кода счетчика 4 записывается в регистр 9, блок 19 памяти поступает на первые входы второго арифметического блока 8, С началом цикла 3 на вторые входы второго арифметического блока начинают поступать с выходов блока19 памяти коды, представляющие полную статическую погрешность АЦП 1, измеренную в первом цикле. Во втором арифметическом блоке 8 из полной погрешности АЦП 1, измеренной в третьем цикле,. вычитается полная статическая погрешность, измеренная в первом цикле. Код разности на выходе второго арифметического блока 8 представляет динамическую погрешность измеряемого АЦП 1. Полная динамическая погрешность и ее составлякзцие, вычисленные в блоке 10 логической обработки, фиксируются в блоке 20 регистрации.(И+ЪЪ.1)После прохождения серии из 2 импульсов с выхода триггера 5 начинается четвертый цикл, в течение ко1115219 аказ 6791/4одписное раж 861 Фили торого в старшем разряде счетчика 4действует логический уровень " 1".Поскольку в начале четвертого циклалогический уровень на входе синхронизации триггера 2 изменяется с"О" на "1", триггер 12 сохраняетединичное состояние, Так как.на втором входе элемента 6 равнозначности, соединенном со старшим разрядомсчетчика 4, действует уровень "1",то на выходе элемента 16 равнозначности уровень "1" существует толькотогда, когда,а выхода элементаИЛИ 15 поступает сигнал с логическимуровнем "1", Измеряемый АЦП 1 вчетвертом цикле, как и в третьем,преобразует в код напряжение обеихполярностей, но на первые входы блока 18 определения кодового перехода поступают только коды, соответствующие отрицательному напряжению. В четвертом цикле так же, как в третьем цикле, определяется динамическая погрешность и ее составляющиеПосле окончания четвертого цикла в блоке 20 регистрации содержатся результату измерения полной статической, полной динамической погрешности и их составляющих, опре - деленных для всего диапазона АЦП 1.Таким образом, предлагаемое устройство имеет в сравнении с известными более широкие функциональные возможности, так как оно измеряет как статическую, так и динамическую погрешность и их составляющие,ППП "Патент,ород, ул. Проектная, 4