Запоминающее устройство с коррекцией модульных ошибок

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 163346 9) 8 11 С 29/00 КОМИТЕТИ ОТКРЫТИЯ ГОСУДАРСТВЕННПО ИЗОБРЕТЕНИПРИ ГКНТ СССР САНИЕ ИЗОБРЕТЕНИЯ ВИДЕТЕЛЬСТВУ К АВТОРС ча ОЙСТВО СОШИБОК к вычислить испольности запоых на инте- изобретения вычислитель- использовано запоминающих интегральных запо- одуль- форх байблока схема байта; екцииблог. 4енногока кор и 1 - 1 ц памядрссными вхоходами 4 счиходами 5 и инходами 7 и выВходной 13 и тели сумм номвыходнои 14 формироваров единичных байтов т первую 28, вторую 29,ы элементов И, группу 31, первую 32 и вторую 33(54) ВАИОМИНАЮ 1 ЦЕЕ УСТРКОРРЕКЦИЕЙ МОДУЛЬНЫХ(57) Изобретение относитсятельной технике и может бзовацо для повышения надежминающих устройств, выполненгральных микросхемах Целью Изобретение относится кной технике и может бытьдля повышения надежностиустройств, выполненных намикросхемах.Цель изобретенияповышение надености устройства.На фиг 1 представлена схемаминающего устройства с коррекцией чцых ошибок; на фиг. 2 схемамирователя суммы номеров единичнытов; на фиг. 3 - схема первогообнаружения ошибок; на фифорчирователя номера искажна фиг. 5 - схема бло рошибок; на фиг. 6 схема третьегока обнаружения ошибок.Устройство содержит блокти, образующие накопитель с адачи 2, входами 3 записи, вгывания, информационными вформационнычи выходами 6, в является повышение надежности устройства Устройство содержит блоки памяти, образующие накопитель, входной и выходной формирователи суммы номеров нулевых байтов, входной и выходной формирователи суммы номеров единичных байтов, формиро. ватель поразрядной суммы байтов, первый, второй и третий блоки обнаружения ошибок, формирователь номера искаженного байта, дешифратор и блок коррекции ошибок. В устройстве обнаруживаются и исправляются все модульные ошибки, вызванные отказами, при которых происходят изменения любого кода чодуля в состояние Фвсе нули или все единицы. Дополнительно обнаруживаются ошибки любой кратности в пределах модуля. 4 табл., 6 ил. ходами 8 контрольных разрядов первои груп.пы, входами 9 и выходами 1 О контрольных разрядов второй группы, входами 11 и выходами 12 контрольных разрядов третьей группы, входной 13 и выходной 14 фор.мироватсли сумм номеров единичных байтов, входной 15 и выходной 16 формирователи сумм номеров нулевых байтов, формирователь 17 поразрядной суммы байгов, первый 18 и второй 19 блоки обнаружения ошибок, формирователь 20 номера искаженного байта, дешифратор 21, блок 22 коррекции ошибок, третий блок 23 обнаружения ошибок. информационные выходы 24 устройства, первый 25, второй 26 и третий 27 контрольные выходы устройства.163346 к к ТаблицаД Е Ж 3 К в в г к к к о о о о о о о о о о о о оо о 1 о 1 1 о о о о о 1 о 1 1 о о 1 оэ 1 о о 1 1 о о 1 о о 1 1 о о о 1 о о 1 о о э о э о 1 о 1 э о 1 о 1 о 1 о о 1 1 о о о э о э о о 111 1 с о о о о о о о 1 оо 1 о о 1 оо 1 1 1 оо о о оо 1 1 1 о о о Формирователь 20 номера искаженного байта (фиг. 4) содержит первую 51, вторую 52 группы элементов НЕ, первый 53 и второй 54 элементы И, группу элементов И 55, группу элементов ИЛИ 56, первый 57 и второй 58 элементы ИЛИ в , первые 59, вторые 60, третьи 61 и четвертые 62 входы. Выход А первой группы элементов И 28 используется для формирования семафорных разрядов.Входной 15 и выходной 16 формирователи сумм номеров нулевых байтов аналогичны входному 13 и выходному 4 формирователям сумм номеров единичных байтов (фиг. 2). На входы входного 15 и выходного 16 формирователей сумм номеров нулевых байтов подаются обратные оды информационных слов.Первый 18 и второй 19 блоки обна ружения ошибок (фиг. 3) содержат сумматоры 39 - 42 по модулю два, первый 43, второй 44 и третий 45 элементы ИЛИ, первый 46, второй 47 элементы И, выходную группу элементов И 48, контрольные 45 выходы 49 и информационные выходы 50 Комбинационная схема, построенная на первом 43, втором 44, третьем 45 элементах ИЛИ, первом 46 и втором 47 элементах И, формирует сигналы на контрольных выходах 49 в соответствии с табл. 2. 50Таблица Ошибок нет 55Неисправимая ошибкаИсправимая ошибка 3группы элементов ИЛИ, первый 34 и второй 35 шифраторы, сумматор 36 по модулю два, семафорный выход 37, информационный выход 38. Порядок соединения выходов первой группы элементов И 28, группы элементов И - НЕ 31 с входами второй 29 и,ТИЛИ 45ИЛИ 4 Значение сигнала4третьей 30 группами элементов И определяется табл, 1, где обозначены выходы А, Б, В, Г, Д, Е, Ж, 3 первой 28 группы элементов И, выходы К - Кз первого 34 шифратора и выходы К 1 - К 6 второго 35 шифратора. Блок коррекции ошибок (фиг. 5) содержит первую 63, вторую 64, третью 65 группы элементов И, группу элементов ИЛИ 66, первую 67 и вторую 68 группы элементов НЕ, выходной сумматор 69 для поразрядного сложения байтов, коммутирующие входы 70, Коммутирующие входы 70 на первую 67, вторую 68 группы элементов НЕ и третью 65 группу элементов И поступают от дешифратора 21. Входной формирователь 17 и выходной сумматор 69 для поразрядного сложения байтов построены на сумматорах по модулю два. Третий блок 23 обнаружения ошибок (фиг. 6) содержит группу сумматоров 71 по модулю два, элемент ИЛИ - НЕ 72, первый 73, второй 74 и третий 75 элементы И, элемент ИЛИ 76.Значения входных шин третьего 23 блока обнаружения ошибок представлены в табл. 3Та блица 3 49-19 49-18 6 (О) Вых.6970(О) Т а б л и ц а 4 Номер Сигналвыхода Значение сигнала Байтовая ошибка в 25 первом контрольномбайте.1,2,3,4,5,6 иликратная ошибка 26 Для хранения контрольных разрядов потребуется два байта: один байт контрольных разрядов используется для хранения поразрядной суммы байтов информационного слова; второй байт - для хранения суммы номеров байтов, код которых состоит из единиц (три разряда), суммы но меров байтов, код которых состоит из нулей (три разряда), а также для храОбозначение Откуда считываются знавиода чения С контрольных выходов49 второго 19 блока обнаружения ошибокС контрольных выходов49 первого 18 блока обнаружения ошибокС нулевого по номерубайта информационноговыхода 6С выхода сумматора 69С нулевого по номеру изкоммутирующих входов 7 О Выходы 25 и 26 третьего блока 23 обнаружения ошибок являются первым 25 и вторым 26 контрольными выходами устройства.Сигналы на выходах 25 и 26 формируются в соответствии с табл. 4. Работу рассмотрим на примере устройства, выполненного на базе восьмиразрядных блоков памяти и предназначенного для хранения шестидесятичетырех разрядных информационных слов. При записи информационного слова в блоки памяти определяются байты этого слова с кодами 00000000 и 1111111 и отдельно суммируются номера этих байтов. Если код 00000000 или 111111 1 содержится в байте с номером 000, то выставляется единичный сигнал на одной из двух позиций контрольных разрядов, указывающих на наличие в байте с номером 000 кодов 00000000 или 1111111 10 15 20 25 Ж 35 40 45 50 55 нения двух контрольных разрядов, указавших на наличие в байте с номером 000 кодов 00000000 или 11111111.При записи информационного слова в блоки 1 - 18 памяти формируются поразрядная сумма байтов информационного слова и суммы номеров единичных и нулевых байтов, которые записываются в блоки 11 -- 1 о памяти.При считывании информационно слова из блоков 1 - 18 памяти формируются суммы номеров единичных и нулевых байтов, которые в блоках обнаружения ошибок сум. мируются по модулю два со считанными из блока памяти суммами единичных и нулевых байтов.Если, например, в результате отказа из блоков 1 - 1 вместо записанного байта информационного слова считывается константа 11111111, то на выходе первого 18 блока обнаружения ошибок формируется номер этого байта.Этот номер искаженного байта через формирователь 20 номера искаженного байта поступает на дешифратор 21. Единичный сигнал, сформированный в результате дешифрации, заблокирует выдачу искаженного бай. та. Вместо искаженного байта выдается истинный байт информации, полученной в результате поразрядного суммирования по модулю два исправных байтов и считанной из блока памяти порязрядной суммы байтов.Устройство работает следующим образом.При записи коды чисел по входам 5 поступают на информационные входы блоков 11 - 1 и на входы формирователей 13, 15 и 17, формирование контрольных раз. рядов К - К; в формирователях 13 и 15 происходит в соответствии с табл. 1, которая указывает последовательность получения контрольных разрядов К - К,- в режимах записи и считывания.Например, если в единичном состоянии на ходится только нулевой, второй и пятый байты информационных разрядов, т. е. их состояние соответствует коду 11111111, то на выходе первой группы элементов И 28 формируется код 10010100, на выходе группы элементов И НЕ 31 формируется код 01101011 (фиг. 2). В результате этого на выходе первого шифратора 34 формируются сигналы К 1 - Кз, код которых 011, и на выходе второго шифратора 35 формируются сигналы )х 1 - К 6, код которых 101. Эти контрольные разряды К - К и К, - Кб складываются по модулю два в сумматоре 36, на информационном 38 выходе которого формируется сумма номеров единичных байтов 110. Единичное состояние семафорного выхода 37 сигнализирует об едичничном состоянии байта с номером 000. Ааналогична работа формирователя 15 суммы номеров нулевых байтов, если один или несколько байтов информационных раз1633461 7рядов находятся в состоянии 00000000. Результат формирователя 17, который производит поразрядное суммирование байтов входных информационных разрядов, записывается в один из блоков 19 - 1 о памяти для5 хранения контрольных разрядов. При считывании информационные разряды из блоков 1 1 н поступают на входы формирователей 14 и 16 и на вход блока 22 коррекции ошибок. Функционирование формирователей 14 и 16 аналогично работе формирователей 13 и 15 соответственно. Сформированные при считывании в формирователях 14 и 16 суммы номеров единичных и нулевых байтов и суммы номеров единичных и нулевых байтов, сформированные при записи и хранящиеся в блоках 1 н и памяти, поступают на входы первого 18 и второго 19 блоков обнаружения ошибок. Вместе с суммами номеров и елиничных байтов на входы первого 18 и второго 19 блоков обнаружения ошибок поступают семыфорныс разряды из формирователей 14 и 16 и из блоков 1 н - 1 памяти. В резульгате поразрядного сложения на сумматорах 40 - 42 по модулю два (фиг. 3) на информационных вы.олах 50 появляется чис. ловой кол номера кисправного байта. Единичное значение сигнала на выходе сумма- горы 39 по модулю лва сигнализирует о неисправности байта с нулевым номером. Состояние контрольных выходов 49 сигны.)изирует о наличии (отсутствии) исправимых (неисправимых) ошибок в считанных из блс)ков1 н информационных разрядах. 10 15 20 25 30 8Если это условие не выполняется, то на выходе элемента ИЛИ - НЕ 58 появляется единичный сигнал на контрольном выходе 25, который сигнализирует о неисправимой ошибке.С выходов формирователя 20 код искаженного байта поступает на входы лешифратора 21, который преобразует его в унитарный.Единичный сигнал, поступивший с выхола дешифратора 21 на один из входов 70 (фиг. 5), запрещает выдачу искаженного байты информационных разрядов через первую 63 группу элементов И в выходной суммгтор 69 и через вторую 64 группу элементов И на вход группы элементов ИЛИ 66, выходы которой являются инфор. мационными выхолами 24 устройства. Этот же единичный сигнал разрешает выдачу исправленного байта информационных разрялов на вход группы элементов ИЛИ 66 и далее на информационные вь)холы 24 устройства. Исправление байты ол ществляется в выходном сумматоре 69 путем поразрядного сложения байтов информационных разрядов, поступивших с выходов первой 63 группы элементов И, и поразрядной суммы байтов, полученной в форми. рователе 17 и поступающей из блоког 1, - 1 памяти по первым 8 контрльным выходам. На выходе сумматора 69 сфор мируется скорректированный байт информационного слова. Таким образом происходит коррекция пакетных ошибок.Пусть, например, на информационные вхолы 5 блоков 1- )н памяги поступи т лол числа.С выколов блоков 18 и 19 коды номеров искаженных байтов на выходах 50 и информационных выходах контрольных сигналов 49 поступают на входы формирователя 20 номера искаженного байта (фиг. 4) Контрольные разряды с выхода блока 19 обнаружения ошибок поступают на первые 40 входы 59, контрольные разряды с выхода блока 18 обнаружения ошибок поступают на вторые входы 60. Коды номеров неисправных байтов с выхода блока 19 обнаружения ошибок поступают на третьи входы 61, 45 а коды номеров неисправных байтов с выхода блока 18 обнаружения ошибок на четвертые входы 62. На выходе формирователя 20 номера искаженного байта появляется код номера искаженного байта в том случае, если выполняется условие: 50/00 н Д 11 ь/Х,// 11 н /хс 00 н/,00 н гле числовой кол контрольного выхода 11 н блока 18 обнаружения ошибок; 009 числовой код контрольного выхода11).) блока 19 обнаружения ошибок. 11111110010101. )О)ООООГ). 111101)О. 01000010. 11111111. 10101100. 1001011Тогда во входном формирователе 3 сумм номеров единичных байтовфиг 2) на выходах первой группы элементов И 28 и на выходах группы элементов И НЕ 3 формируются восьмиразрялные коды 10000100 и 01111011 соответственно На аналогичных выходах групп элементов во входном формирователе 15 сумм номеров нулевых байтов формируются коды 00100000 и 110111111. Поэтому в формирователе 13 на выходе первого шифратора 34 формируется код 000, на выходе второго шифратора 35 формируется код 101 (табл. 1). Следовательно, на информационном выходе 38 формируется кол 101, который представляет собой сумму номеров единичных байтов записываемого шестидесятичетырех разрядного информационного слова, а семафорный выход 37 находится в единичном состоянии, что сигнализирует о наличии в байте с номером 000 кода 11111111.В формирователе 15 на выходе первого шифратора 34 формируется код 010, на выходе второго 35 шифратора формирует1633461 11111111 0010101 00000000 11110100 01000010 1111111 10101100 11001011 0-й байт (000)2-й байт (010)3-й байт (011)4-й байт (100)5-й байт (101)6-й байт (110)7-й байт ( 11)Поразрядная суммабайтовИсправленный байт сномером 001. 11111111 00000000 11110100 01000010 1111111 10101100 11001011 11111100 50 55 00101001 9ся код 000, следовательно, на информацион. ном выходе 38 формируется код 010. а семафорный 37 выход находится в нулевом состоянии.В формироватече 17 производится поразрядное сложение байтов информационного слова 0-й байт (000) 1-й байт (001) 2-й байт (010) 3-й байт (011) 4-й байт (00) 5-й байт (101) 6-й байт (110) 7-й байт (111)1111100 Поразрядная суммабайтовТаким образом, в контрольные блоки 1 ю 1 гю памяти будут записаны: код 1111100 поразрядной суммы байтов; код 1101, где первый разряд синнализирует о наличии в байте с номером 000 кода 1111111, а следующие три разряда - сумма номеров единичных байтов; код 0010, где первый разряд сигнализирует об отсутствии в байте с номером 000 кода 00000000, а следующие три разряда представляют сумму номеров нулевых байтов.Пусть, например, в результате отказа второго блока памяти из блоков 1 - 1 считывается следующее информационное слово: 1111111. 11111111. 00000000. 11110 ОО.010000 О. 1111111. 1010100, 11001011,Это информационное слово поступает на выходные блоки формирователя4 суммы номеров единичных байтов и формирователя 16 сумм номеров нулевых байтов. С выхода формирователя 4 на один из входов первого блока 18 обнаружения ошибок поступит код 1100, где 2, 3, 4 разряды - поразрядная сумма номеров единичных байтов. С выхода формирователя 16 на один из входов второго блока 19 обнаружения ошибок поступит вновь сформированный код 0010. На вторые входы блоков 18 и 19 по шинам 12 иО, соответственно, поступят сформированные при записи информационного слова контрольные коды: на блок 18 - код 1101, на блок 19 - код 0010 (фиг. 1) . В результате слсокения по модулю два в блоке 18 сформируется номер искаженного байта 001: 01+1100ОЙ, который поступит на информационные выходы 50 блока 18 и контрольные разряды с кодом 11. Эти контрольные разряды разрешат выдачу номера искаженного байта на информационные выходы 50 (фиг. 3). В результате функционирования второго блока 19 обнаружения ошибок 5 1 О 15 20 25 30 35 40 45 10вырабатываются коды: на выходе 50 - 000,на выходе 49 - 00,0010+00000. Коды с выходов первого 18 и второго 19 блоков обнаружения ошибок поступают на входы формирователя 20 номера искаженного байта. Код 00 с контрольного в хода 49 блока 19 поступает на первые 59 входы формирователя 20 номера искаь .нного байта, код 1 с контрольного выхода 49 блока 18 поступает на вторые 60 входы формирователя 20, код 000 с информационного 50 выхода блока 19 на третьи входы 61 формирователя 20 и код 001 с выхода 50 блока 18 на четвертые 62 входы формирователя 20. В результате этого на выходе первого 53 элемента И формируется сигнал единицы, который разрешает выдачу через группу элементов И 55 и далее через группу элементов ИЛИ 56 на дешифратор 21 кода 001 искаженного байта. Одновременно на контрольном выходе 27 устройства формируется нулевой бит, сигнализирующий об отсутствии неисправной ошибки в считанном слове.Код 001 после дешифрации преобразуется в унитарный код О 000000, который поступает на коммутирующие входы 70 блока 22 коррекции (фиг. 5). Единичный разряд унитарного кода запрещает выдачу через первую группу элементов И 63 на выходной сумматор 69 и через вторую группу элементов И 64, группу элементов ИЛИ 66 на выход 24 устройства искаженного байта с номером 001. В выходном 69 сумматоре формируется искаженный байт информационного слова, который по разрешающему единичному сигналу унитарного кода через третью группу элементов И 65. через группу элементов ИЛИ 66 поступит на выход 24 устройства на место заблокированного байта с номером 001.Формирование исправленного байта информации в выходном сумматоре 69 осуществляется за счет поразрядного сложения байтов информационного слова, пропущенных через первую группу элементов И 63 и поразрядной суммы байтов записанного слова, считанной из контрольных блоков 1 ю 1 ю памяти на выход 8:Принцип обнаружения одиночных, двух- кратных и более кратных (до 8 кратных) ошибок в информационном слове и поразрядной сумме байтов заключается в следующем.В тех случаях, когда однонаправленных ошибок н считанном информационном слове нет, т. е. контрольные выходы 49 блоков 18 и 19 обнаружения выдают сигнал 00, в третьем блоке 23 обнаружения ошибок (фиг. 6), в группе 71 сумматоров по модулю два производится поразрядное сравнение нулевых по номеру байтов: считанного из блока 1 памяти и сформированного на выходе сумматора 69 (фиг. 5). По результатам этого сравнения формируются контрольные разряды 25 и 26 (фиг. 6). Если не совпали все 8 разрядов, значит байтовая ошибка в контрольных разрядах (в поразрядной сумме байтов) или информационном слове. 1 - 7 несовпадений на выходе группы сумматоров 7 по модулю два указывает на наличие 1 7 кратных ошибок.Таким образом, н устройстве обнаруживаются и исправляются все модульные ошибки, вызванные отказами, при которых происходят изменения любого кода в состояния 00000000 или 11111111 Кроме того, обнаруживаются одиночные и многократные (до 8-й кратности) ошибки.формула изобретенияЗапоминающее устройство с коррекцией модульных ошибок, содержащее накопитель, адресные нходы, входы записи и считывания которого являются одноименными входами устройства, входы информационных разрядов накопителя являются информационными входами устройства н соединены с входами формирователя поразрядной суммы байтов, выходы которого подк,ючены к входам контрольных разрядов первой группы накопителя, выходы информационных разрядон и контрольных разрядов первой группы которого соединены с входами первой и второй группы блока коррекции ошибок, вхо. ды третьей группы которого подключены к выходам дешифратора, а выходы первойгруппы являются информационными выходами устройства, отличающееся тем, что, сцелью повышения надежности, в устройство введены входной и выходной формиро 5натели суммы номеров единичных баитов,входной и выходной формирователи суммы номеров нулевых байтов, первый, второй и третий блоки обнаружения ошибоки формирователь номера неисправного байта,причем входы входных формирователей суммы номеров нулевых и единичных байтов соединены с информационными входами устройства, а их выходы подключенык входам контрольных разрядов соответст 15венно второй и третьей групп накопителя, выходы контрольных разрядов второй и третьей групп которого соединеныс входами первой группы соответственнопервого и второго блоков обнаружения ошибок, входы второй группы которых под 20 ключены к выходам выходных формирователей суммы номеров соответственно нулевых и единичных байтов, входы которыхсоединены с ныхолами информационных разрядов накопителя, выходы первой группы25первого и второго блоков обнаружения ошибок подключены соответственно к входам первой и второй групп формирователя номера искаженного байта, выходы группы ко.торого соединены с входами дешифратора, один из выходов которого подключенк входу третьего блока обнаружения ошибок, выходы которого янляюгся первым ивторым контрольными выходами устройства,выходы второй группы первого блока обнаружения ошибок соединены с входами пер.вой группы третьего блока обнаружения ошибок и с входами третьей группы формирователя номера искаженного байта, выход которого является третьим контрольнымвыходом устройства, выходы второй группывторого блока обнаружения ошибок подключены к входам четвертой группы форми 40 рователя номера искаженного байта и к входам второй группы третьего блока обнаружения ошибок, входы третьей группы которого соединены с выходами информационных разрядов накопителя,Составитель Ю. СычевРедактор С, Патрушева Техред А. Кравчук Корректор О. КравцоваЗаказ 620 Тираж 347 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж - 35, Рау шская наб., д 4/5Производственно. издательский комбинат Патент, г Ужгород, ул. Гагарина, 1 О 1