Устройство для обнаружения неисправностей в блоках коммутации цифровых интегрирующих структур

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистическихРеспублик 1962961(61) Дополнительное к авт, свид-ву(22) Заявлено 081280 (21) 3253827/18-24 с присоединением заявки Мо -(23) Приоритет -51 М, Кл,з С 06 Е 11/22 Государственный комитет СССР ио делам изобретений и открытийДата опубликования описания 300932. (71) Заявител анрогский рад им ВДгис вых дом Изобретение относится к вычисли- тельной технике и предназначено для автоматического обнаружения неисправностей в блоках коммутации цифровых интегрирующих структур (ЦИС) в режиме наладки.Известны программные устройства для обнаружения неисправностей в цифровых вычислительных машинах, содержащие блок управления, блок коммутации, блок анализа и регистрации снгна лов, блок индикации, и предназначенные для автоматизации обнаружения неисправностей в режиме наладки различных узлов машины 11 и 12,Основным недостатком известных устройств является то, что они не позволяют обнаруживать неисправности в блоках коммутации цифровых интегрирующих структур (ЦИС) .Из известных технических решений наиболее близким по технической сущ- . ности к предлагаемому является устройство для обнаружения неисправностей в блоках коммутации цифровых интегрирующих структур, содержащее блок управления, счетчик, первый и второй деЬщфратор, первый, второй и третий коммутаторы, матрицу регистрации, первый и второй регистры ад ОБНАРУЖЕНИЯ НЕИСПРАВНОСТЕЙАЦИИ ЦИФРОВЫХ ИНТЕГРИРУЮЩИСТРУКТУР2 реса,.первый и второй элементы И, элемент ИЛИ, элемент ИЛИ-НЕ, блок ключей, блок вывода, причем первый, второй, третий, четвертый, пятый и шестой выходы блока управления сое.динены соответственно с входами счетчика, первого элемента И, первого коммутатора, первого регистра адреса, второго регистра адреса и блока вывода, выходы счетчика соединены с входами первого дешифратора, первый выход которого соединен с вторым входом первого элемента И, выход которого соединен с шиной сброса 15 контролируемого блока, второй выходпервого дешифратора соединен с входом первого коммутатора, с входом второго коммутатора и с входом второго элемента И, а третий выход - с входом третьего коммутатора, первый вход блока управления соединен с выходом первого регистра адреса, второй вход блока управления соединен с выходом второго регистра адреса, а тре" 25 тий вход - с выходом элемента ИЛИ,выходы второго коммутатора соединены с первой группой входов матрицы ретрации и с входами элемента ИЛИ-НЕ, од которого соединен с вторым вхо второго элемента И, выход кото 962961.первая грппа выходов первого регистра адреса соединена с первой группойвходов третьего коммутатора и с первой группой входов второго дешифратора, а первая группа выходов второго 5регистра адреса ооединена с второйгруппой входов третьего коммутатораи второй группой входов второго дешифратора, первая группа выходовкоторого соединена с второй группой Овходов матрицы регистрации, а вторая группа выходов в ,с группой входовблока ключей, первая группа входовблока вывода соединена с выходамиматрицы регистрации, а вторая группа входов - с выходами блока ключей, первый вход элемента ИЛИ соединен с выходом второго элемента И,а остальные входы - с выходами.матрицы регистрации, выходы первого итретьего коммутаторов соединены соответственно с информационными и управляющими шинами контролируемогоблока, а входы второго коммутаторасоединены с контрольными точками конт 5ролируемого блока 13.Однако устройство обладает недостаточной эффективностью обнаружениянеисправностей, так как оно не позволяет обнаруживать неисправноститипа "несрабатывание" контролируемого коммутирующего элемента при одновременном "ложном. срабатывании" произвольных коммутирующих элементов.Цель изобретения - расширение функциональных возможностей и повышение 35точности устройства,Поставленная цель достигается тем,что в устройство для обнаружения неисправностей в блоках коммутации цифровых интегрирующих структур, содержащее блок управления, первый и вто-.рой выходы которого подключены ковходам соответственно первого и вто- .рого регистров адреса, первые выходыкоторых соединены соответственно д 5с первым и вторым входом блока управления, третий выход которого подключен через последовательно соединенные счетчик и первый дешифратор к пер"выл входам первого и второго коммутаторов, четвертый выход - к первомуВходу элемента И, соединенного вторымвходом с вторым выходом первого дешиФратора, пятый выход - к второмувходу первого коммутатора, шестой вы. ход - к первому входу блока вывода,соединенного вторыми входами с выходами первой матрицы регистрации и с пер.выми входами элемента ИЛИ, выход которого подключен к третьему входу блока управления, второй выход первого 6 Одешифратора соединен с первым входом третьего коммутатора, вторые входы которого подключены к выходампервого и второго регистров адресаи к входам второго дешифратора пер вые выходы которого подключены к первым входам первой матрицы регистрации,вторыми входами соединенной с выходами второго коммутатора, введены последовательно соединенные блок инверторов, четвертый коммутатор и втораяматрица регистрации, вторые входыкоторой подключены к вторым выходамвторого дешифратора, а выходы - квторым входам элемента ИЛИ и к третьим входам блока вывода, а входыблока инверторов соединены с вторымивходами второго коммутатора,На чертеже дана электрическая схема устройства для обнаружения неисправностей.В состав устройства для обнаружения неисправностей в блоках коммутации ЦИС входят блок 1 управления,,счетчик 2, первый дешифратор 3, злемент И 4, первый коммутатор 5, второй коммутатор 6, четвертый коммутатор 7, .блок инверторов 8, первыйрегистр 9 адреса, второй регистр10 адреса, третий коьнлутатор 11,блок 12 вывода, элемент ИЛИ 13, блок14 анализа и регистрации сигналов,содержащий дешифратор 15, первуюматрицу 16 регистрации, вторую матрицу 17 регистрации,.шина 18 сбросаконтролируемого блока, информационные шины 19 контролируемого блока,управляющие шины 20 контролируемогоблока, контрольные точки 21 контролируемого блока.Контролируемый блок - блок коммутации ЦИС - представляет собой набор коммутирующих элементов, позволяющих устанавливать связь любоговыхода из Х решающих блоков ЦИС слюбым из Й входов каждого из Х решающих блоков. Каждый коммутирующийэлемент представляет собой элементпамяти триггер) с входным клапаноми элементом И, управляемым этим триг.гером. Коммутация решающих блоковосуществляется в соответствии с матрицей коммутации, определяемой припрограммировании задачи. При .этомвыбор соответствующего элемента производится выбором определяемых матрицей коммутации соответствующего адреса строки и адреса столбца коммутирующих элементов. Эти адреса поуправляющим шинам поступают на входные клапаны коммутирующих элементови устанавливают триггер выбираемогокоммутирующего элемента в единичное.состояние, Информационные же сигналыпоступают на входы элементов И,вторые входы которых управляются этими триггерами. Основными неисправностями блока коммутации ЦИС являются"несрабатывание" выбираемого коммутируемого элемента при отсутствии "ложного срабатывания" произвольных комму.тирующих элементов, "несрабатывание"выбираемого коммутирующего элементапри наличии одновременно "ложногосрабатывания" произвольных коммутирующих элементов и "ложное срабатывание" произвольных коммутирующихэлементов при отсутствии "несрабатывания" выбираемого коммутирующего 5элемента.Предлагаемое устройство позволитавтоматически обнаруживать эти не"исправности и указывать номер неисправного коммутирующего элемента. 10Устройство работает следующим образом.Перед началом работы блок 1 производит установку в исходное состояниесчетчика 2, первого регистра 9 и второго регистра 10,Поиск неисправностей в контролируемом блоке коммутации ЦИС осуществляется последовательным выбором коммутирующих элементов и проверкой ихнеисправностиПроверка исправностикаждого коммутирующего элемента осуществляется за цикл, состоящий изтрех тактов: установка в исходное;контролируемого коммутирующего элеМента, проверка его исправности.После выработки блоком 1 сигналафПускф начинается первый циклпроверка неисправности первого коммутирующего элемента, соответствующего первой строке первого столбцаматрицы коммутации. При этом в первом такте этого цикла блок 1 заноситединицы в первые разряды регистров9 и 10 и одновременно подачей сигнала на счетчик 2 устанавливает его вединичное состояние. В результатеэтого дешифратор 3 открывает элементИ 4 и сигнал установки в исходноесостояние поступает через элемент И 404 на шину 18 сброса контролируеМогоблока и устанавливает его в исходноесостояние. Во втором такте первогоцикла счетчик 2 перебрасывается всостояние, равное двум. При этом дешифратор 3 подает управляющий сигналяа коммутатор 11 и в результате свыходов регистров 9 и 10 сигналы пос.тупают через коммутатор 11 на управ-дякнцие шины 20 контролируемого бло Оа, а так как в регистрах 9 и 10.записаны единицы в первых разрядах,то происходит выбор первого коммутирующего элемента. В третьем тактепервого цикла счетчик 2 перебрасывается в состояние, равное трем, адешифратор 3 подает разрешающий сигнал на коммутаторы 5-7. В результатеблок 1 подает сигналы через коммутатор 5 на все информационные шины 19контролируемого блока, а коммутаторы 6 и 7 снимают сигналы соответственно с контрольных точек 21 и их инверсные значения с выходов блока инверторов 8 и йодают их на входы блока14 анализа и регистрации сигналов. Этот блок производит выявление не-исправностей, В случае отсутствиянеисправностей в первом коммутирующем элементе блок 1 начинает второйцикл проверки, в течение которогопроверяется второй коммутирующий эле.мент, соответствующий второй строчке первого столбца матрицы коммутации. При этом в первом такте второгоцикла блок 1 сдвигает на один разряд единицу в регистре 9 и устанавливает счетчик 2 в единичное состояние, а далее проверка исправностивторого коммутирующего элемента первого столбца осуществляется аналогично проверке исправности первого коммутирующего элемента. Когда единицав регистре 9 сдвинется в последнийразряд и будет проверен последнийкоммутирующий элемент первого столбца, то в первом такте следующегоцикла проверки эта единица переза-.пишется в первый разряд этого регистра и одновременно в регистре 10единица сдвинется сигналом из блока1 во второй разряд и аналогичнобудут проверены все коммутирующиеэлементы, соответствующие второмустолбцу матрицы коммутацич. В случае,если в каком-та,коммутирующем элементе блока коммутации ЦИС возникланеисправность, то при выборе этогокоммутирующего элемента в третьемтакте его проверки эта неисправность будет обнаружена блоком 14.При этом, если возникла неисправность типа фнесрабатываниеф контролируемого коммутирующего элементапри отсутствии "ложного срабатывания" произвольных коммутирующих элементов, то обнаружение этой неисправности производится в матрице 17 блока 14, состоящей из двухвходовыхэлементов И, на первые входы которыхпоступают сигналы с выходов коммутатора 7, а вторые входы соединены сединичными выходами дешифратора 15,который расшифровывает номер контролируемого коммутирующего элементаи подачей сигнала на элемент И, соответствующий контролируемому коммутирующему элементу, подготавливает этот элемент И к прохождению сигнала неисправности. Тогда в случае"несрабатывания" контролируемогокоммутирующего элемента при отсутствии "ложного срабатывания" произвольных коммутирующих элементов на всехконтрольных точках 21 контролируемого блока коммутации ЦИС будут нулевые сигналы и в результате на всехвыходах блока инверторов 8 будут едк -ничные сигналы, которые пройдут черезкоммутатор 7 и поступят через группувходов матрицы 17 блока 14 на первьмвходы двухвходовых элементов И этойматрицы, в том числе и на элемент И,который соответствует контролируемомкоммутирующему элементу и уже подготовлен к прохождению сигнала неисправности. В результате сигнал неисправности пройдет через этот элеыент И матрицы 17 и поступит в блок12 вывода, где произойдет индикацияномера неисправного коммутирующегоэлемента контролируемого блока коммутации ЦИС. Одновременно сигнало неиспра.вности контролируемого коммутирующего элемента с выхода соот Оветствующего элемента И матрицы,17 поступает через элемент ИЛИ 13в блок 1 управления. Если же возникла неисправность- типа "ложное срабатывание" коммутирующих элементов 15при отсутствии пнесрабатывания"контролируемого коммутирующего элемента, то обнаружение этой неисправности произвОдится в матрице .16 блока,14, состоящей также из двухвходовых элементов И, на первые входыкоторых поступают сигналы с выходовкоммутатбра б, а на вторые входыинверсные выходы дешифратора 15 блока 14, которые подготовят к прохождению сигналов все элементы И матрицы 16 блока 15, кроме одного, соответствующего контролируемому коммутирующему элементу. Тогда в случае"ложного срабатывания" коммутирующихэлементов при отсутствии "несрабатывания" контролируемого коммутирующего элемента, единичные сигналы. свыходов неисправных коммутирующихэлементов поступают через коммутатор6 и через соответствующие элемен- З 5ты И матрицы 16 блока 14 в блок 12вывода, где происходит индикацияномеров неисправных коммутирующихэлементов контролируемого блокакоммутации ЦИС. Одновременно сигналы 40о неисправности коммутирующих элементов с выходов матрицы 16 блока14, также, как и в предыдущем случае с .выходов матрицы 17, поступаютчерез элемент ИЛИ 13 в блок 1 управления. В то же время, так как в этомслучае "несрабатывание" контролируемо.го коммутирующего элемента отсутству-ет, т,е. контролируемый коммутирующийэлемент исправен и "сработал 1, то 5 Оединичный сигнал с выхода этого контролируемого коммутирующего элементапоступит на вход блока инверторов 8и, проинвертировавшись, уже нулевымсигналом поступит через коммутатор 557 в матрицу 17 на первый вход тогоэлемента И этой матрицы, который соответствует контролируемому коммутирующему элементу, В результате матрица 17 регистрирует отсутствие неиспраМности и на свой выход сигнал о неисправности не выдает. Если же возникланеисправность типа "несрабатывание"контролируемого коммутирующего элемента при одновременном "ложном сраба 65 тывании" произвольных коммутирующих элементов, то обнаружение этой неисправности производится одновременнов первой 16 и второй 17 матрицах блока 14, При этом, обнаружение "несрабатывания" контролируемого коммутирующего элемента производится матрицей 17 так же,как и при описанном вышепервом типе неисправностей, а обнаружение "ложного срабатывайия" коммутирующих элементов производится матрицей 16 так же, как и при описанном выше втором типе неисправностей. Полученные сигналы неисправностей с вы"ходов матрицы 16 и матрицы 17 поступают в.блок 12 вывода, где происходит индикация номеров неисправных коммутирующих элементов контролируемого блока коммутации ЦИС. Одновременно сигналы о неисправности коммутирующих элементов с выходов матрицы 16 и матрицы 17 поступают через элемент ИЛИ 13 в блэк 1 управления, При этом блок 1 управления запрещает переход к следующему циклу проверки, но продолжает подавать сигналы на счетчик 2, который работает как счетчик по модулю три, в результате чего три такта проверки - установка: в исходное состояние блока коммутации, выбор контролируемого коммутирующего элемента и проверка его исправности - начинают циклически повторяться при одном и том же контролируемом коммутирующем элементе, при котором обнаружена неисправность. После выявления причины неисправности этого коммутирующего элемента в внешним осмотром илис помощью осциллографа, входящего в блок 12 вывода, устройство выключается и неисправрость устраняется. Затем снова уст,оойство,включается и снова произво.пится проверка исправности коммутирующих элементов блока коммутации ЦИС, начиная с первого, После окончания проверки исправности последнего коммутирующего элемента, соответству ющего последней строчке последнего столбца матрицы коммутации, единицы с последних разрядов регистров 9 и 10 одновременно поступят в блок 1 управдения и этот блок выработает сигнал окончания проверки и сигнал исправности контролируемого блока коммутации ЦИС, который поступит на индикацию в блок 12 вывода.Таким образом, предлагаемое устройство наряду с обнаружением неисправностей типа "несрабатывание," контролируемого коммутирующего элемента при отсутствии "ложного сраба.тывания" произвольных коммутирующих элементов и "ложное срабатывание" произвольных коммутирующих элементов обеспечивает также возможность обнаружения неисправностей типа "несрабатывание" контролируемого коммутирующего элемента при одновременном "ложном срабатывании" произвольных коммутирующих элементов, что известным устройством не обнаруживалось. Вследствие этого предлагаемое устройство позволяет повысить эффективность обнаружения неисправностей в блоках коммутации ЦИС и сократить время их наладки.Формула изобретенияУстройство для обнаружения неисправностей в блоках коммутации цифровых интегрирующих структур, содержащее блок управления, первый и второй выходы которого подключены к входам соответственно первого и 1второго регистров адреса, первые выходы которых соединены соответственно с первым и вторым входами блока управления, третий выход которого подключен через последовательно соединенные счетчик и первый дешифратор к первым входам первого и второго коммутаторов, четвертый выход - к первому входу элемента И соединенного вторым входом с вторым выходом первого дешифратора, пятый выход к второму входу первого коммутатора, шестой выход - к первому входу блока вывода, соединенного вторыми входами с выходами первой матрицы регистрации и с первыми входами элементаИЛИ, выход которого подключен к третьему входу блока управления, второйвыход первого дешифратора соединенс первьпс входом третьего коммутатора,вторые входы которого подключены квыходам первого и второго регистровадреса и к входам второго дешифратора, первые выходы которого подключеО ны к первьм входам первой матрицырегистрации, вторыми входами соединенной с выходами второго коммутатора,о т л и ч а ю щ е е с я тем, что,с целью повышения точности и расши 15 рения функциональных возможностей,в него введены послещвательно соединенные блок инверторов, четвертый,коммутатор и вторая матрица регистрации, вторые входы которой подклю-2 О чены к вторым выходам второго дешифратора, а выходы - к вторым входам элемента ИЛИ и к третьим входам блокавывода, а входы блока инверторов соединены с вторыми входами второго2 коммутатора.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 203326, кл. С 06 Р 11/04, 1967.2. Авторскоесвидетельство СССРР 370609, кл. 6 06 Р 11/04, 1971.3. Авторское свидетельство СССРР 805321, кл. С 06 Р 11/22, 1978962961 Составитель Е. Ворсобинаактор Н. Гришанова Техред М.Тепер Корректор Е.Рошк ктная Заказ 515 ОВНИИПИ Госудпо делам113035, Мо Тираж 731 рственного комитета зобретений и открыти ва, Ж, Раушская н илиал ППП Патент г. ужгород,ПодписноеСР