Арифметическое устройство

ОЮЗ СОВЕТСКИХ ЦИАЛИСТИЧЕСНИХСПУБЛИК 1) С Оба 7/ 4605939/24-2407,09,8815,07,90. Бюл. МВинницкий политех й(22 (46 (71 тут (72 еский инс нюк ела(56) Авторско 9 1016780, клАвторское Ф 1410023, кл СССР983,СР986,св иде тельс твоС 06 Е 7/49,видетельство СС,06 Р 7/52,(54) АР(57) И тельн ован оперЦель н ия ч на ф 00 а, тво, (фя крат г. 1ныхров3 мато еранда блок 5 п К счерандавленияыходомтных в чиков Вы- за- блофр ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР В,Л,Кожемяко, Т,Б,МЛысенко, И.В.Ищенко 681,325 (0888) ИФМЕТИЧЕСКОЕ УСТРОЙСТВО зобретение относится к вычислий технике и может быть испольв устройствах, выполняющих ии над десятичными числами.изобретения является расширение ональных возможностей устройстсчет выполнения операции сложесел с плавающей запятой. Для Изобретение относится к вычислительной технике и может быть использовано в устройствах, выполняющихоперации над десятичными числами,Цель изобретения - расширение функциональных возможностей устройстваза счет выполнения операции сложениячисел с плавающей запятой,На фиг.1 представлена структурнаясхема устройства; на фиг,2 - функциональная схема блока определения очередности ци на фиг,3 - функциодостижения поставленной ц и в устроство, содержащее регистр первого операнда, сумматор, блок управления, Ксчетчиков, блок накопления кратныхмножимого, содержащий К (К - разрядность операндов) сумматоров, блокопределения очередности цифр, содержащий два элемента И и К разрядныхячеек, каждая из которых содержиттриггер, три элемента И, элемент ИЛИ,элемент НЕ и элемент задержки, введены регистр второго операнда, коммута- .тор, в, блок определения очередностицифр введен узел обработки порядковслагаемых, содержащий регистр порядкапервого слагаемого, регистр порядкавторого слагаемого, блок элементовНЕ, сумматор, дешифратор, блок элементов И, четыре элемента И, в каждуюразрядную ячейку блока определенияочереднОсти цифр введены два элементаИЛИ с соответствующими связями, 4 ил1 табл,альная схема коммута алгоритм. работы устроиствАрифметическое устройс содержит блок 1 накоплени множимого, содержащий К с 21-2, регистр первого оп 2 К-разрядный сумматор 4, деления очередности цифр, б-б,регистр второго опе коммутатор 8, блок 9 упра ход 10 блока 5 является в вершения Формирования краке 1, выходы признаков нулевого содержимого счетчиков б соединены синформационным входом 11 блока 5,выход 12 которого подключен к входамуправления суммированием сумматоров2-2 блока 1, а выход 13 - к входамуправления считыванием сумматоров2-2блока 1, Выходы 14 сумматоров2-2 к блока 1 соединены с входамисумматора 4 таким образом, что входыразрядов сумматора 4 с 1-го по (К+1)-йсоединены с выходами 14 сумматора 2,входы разрядов сумматора 4 со 2-гопо (К+2)-й соединены с выходами 14сумматора 2и т.д., а входы разрядов сумматора 4 с К-го по 2 К-й - свыходами 14 сумматора 2 к, Вход управления считыванием регистра 3, регистра 7 и второй управляющий вход блока5 подключены к входу 15, а счетныевходы счетчиков 6-бк подключены квходу 16 блока 9 управления,1..Информационный вход 17 регистра 3,является входом первого операнда устройства, информационный вход 18 регистра 7 и информационный вход 19счетчиков б-бявляются входамивторого операнда устройства, Выход 20сумматора 4 является выходом устройства. Выход 21 блока 5 является выходом завершения Формирования снгна"лов разрешения считывания, Информационный выход 22 коммутатора 8 соединен с информационным входом каждого 35сумматора 2- 2 к блока 1, установочный вход блока 5 подключен к установочному выходу 23 блока 9 управления.Информационные выходы регистров 3 и 7,соединены с информационными входами 4024 и 25 коммутатора 8 соответственно,информационный выход 26 которого подключен к входу сумматора 4, Управляющий выход блока 5 соединен с управляющим входом 27 коммутатора 8, а информационные входы 28 и 29 блока 5подключены к шинам порядков первогои второго операндов устройства соответственно, Управляющий выход 30 блока 9 управления соединен с входом 5 Облока 5, вход 31 которого являетсявходом кода операции (КОП) устройства.Блок 5 определения очередностицифр (фиг 2) состоит нз К разрядныхячеек 32-32 к, каждая из которых содержит - триггер 33, элемент 34 задержки, элементы И 35, 36, 37, элемент НЕ 38, элемент ИЛИ 39, Крометого все ячейки 32-32 к.1 содержат элемент 2 И-ИЛИ 40, элемент И 41,элементы ИЛИ 42 и 43, элементы Й 44и 45, узел 46 анализа порядков операндов, который состоит из двух регистров47 и 48, группы инверторов 49 -49,сумматора 50 элементов И 51, 52, 53,группы элементов И 54-54, дешифратора 55,Коммутатор 8 (фиг,З) содержит двамультиплексора 56 и 57, причем перваягруппа входов мультиплексора 57 и вторая группа входов мультиплексора 56соединены с группой входов 24 коммутатора 8, а вторая группа входовмультиплексора 56 и первая группа входов мультиплексора 57 соединены сгруппой входов 25 коммутатора 8, Выходы мультиплексора 56 являются выходами 22 коммутатора 8, выходы мультиплексора 57 - выходами 26 коммутатора 8, вход 27 которого подключенк адресному входу мультиплексоров 56и 57.Арифметическое устройство работаетследующим образом.При выполнении операции сложенияслагаемые А и В записываются в регистры 3 и 7 о входам 17 и 18 соответственно, а их порядки РА и РВ - вблох 5 по входам 28 и 29 соответст-,венно, Сумматор 4 и сумматоры 2-2.блока 1 обнулены,Блоком 5 определяется разностьпорядковРА-РВ и значение сигналапереноса Р, которое .свидетельствуето соотношении величин РА и РВ: Р=Оесли РАъ РВ и Р, если РА( РВ,Если Р=О, то коммутатор. 8 разрешаетзапись в,сумматорл 21-2 к содержимогорегистра 3, в противном случае в сум"маторы 2-2 к блока 1 записываетсячерез коммутатор 8 содержимое регистра 7, Одновременно с записью одногоиз слагаемых в сумматоры 2-2 к блока1 в сумматор 4 записывается второеслагаемое.через коммутатор 8, В следующий такт работы устройства йоуправляющему сигналу. на выходе 13блока 5 выполняется считывание содержимого одного из сумматоров 2-2 к1блока 1 в сумматор 4, причем номер(РА-РВ+1), поскольку номер первогосумматора 2 соответствует величине1 РА-РВ О, С учетом связей между сумматорами 2-2 к блока 1 и сумматором 4в последний будет переписана информа15787 ция с соответствующим сдвигом на величину РЛ-РВ в сторону старших разря-,дов, Таким образом, в сумматоре 4будет выполнена операция сложения двух5слагаемых с учетом выравнивания ихпорядков,При выполнении операции умножениямножимое А записывается в регистр 3по шине ,7, множитель В записываетсяв счетчики 6-бпо шине 19 такимгобразом, что 1.-я десятичная цифраК-разрядного множителя В записываетсяв 1-й десятичный счетчик 6. Все КЯтриггеры 33 блока 5 устанавливаются 5в единичиое состояние по сигналу У,поступающему с выхода 23 блока 9 управления на управляющий вход блока 5,Сумматоры 2-2блока 1 и сумматор 4обнулены. Блоком 5 выполняется анализ цифр множителя с учетом сигналовнулевого содержимого всех десятичныхсчетчиков 6-6, поступающих на вход11 блока 5,.и при наличии сигналаопроса У, поступающего с выхода 15 25блока 9 управления.В случае, если присутствует сигналнулевого содержимого в счетчике 6;,происходит формирование сигнала разрешения считывания информации из -го 3 Осумматора 2 блока 1, поступающего свыхода 13 блока 5 на вход управлениясчитыванием соответствующего 1-госумматора 2, А поскольку в данномслучае информация во всех сумматорах2-2блока 1 равна нулю, то соответствующие разряды сумматора 4 останутся в нулевом состоянии, Одновременносо считыванием информации из определенного сумматора 2,-2выполняется4 цсуммирование содержимого. соответст-вующих сумматоров 2-2 к с множимым А,поступающим с выхода 22 коммутатора8, по сигналам управления с выхода 12блока 5. 45Затем происходит уменьшение наединицу содержимого всех счетчиков6-6 к, В следующем цикле работы устройства снова анализируется содержимое счетчиков 6-6блоком 5 и выполняется считывание кратного множимогоиз определенного сумматора 21, соответствующего счетчику б, содержимоекоторого обнулилось, и выполняетсяформирование кратных множимого путем 55суммирования с содержимым регистра 3в сумматорах 2-2 к, соответствующихсчетчикам б-бк, в которых информацияне равна нулю и уменьшится на единицу 08 6в данном циклеЭтот процесс повторяется до тех пор, пока не появитсясигнал признака нуля на входе 21 блока 9 управления,Считывание информации из регистр3 и анализ информации блоком 5 выполняется по управляющему сигналу навыходе 15 блока 9 управления, а уменьшение на единицу содержимого всехсчетчиков по управляющему сигналу,поступающему с выхода 16 блока 9 управления на счетные входы всех счетчиков 6-6, Таким образом, результатнаходится в сумматоре 4, в регистре3 сохраняется множимое А, а все сумматоры 21-2 блока 1 и счетчики 6"6обнуленыпоскольку считывание информации из сумматоров 2-2 к происходитс обнулением,Блок 5 определения очередностициФр (фиг,2) работает следующим образом.При выполнении операции умноженияна входе 31 блока 5 отсутствует единичный сигнал, Первоначально по сигналу У, поступающему с выхода 23блока 9 управления, происходит установка в единичное состояние КЯ-триггеров 33 с учетом сигналов нулевогосодержимого на входах 11 всех разрядных ячеек 32-32, В случае наличиясигнала нулевого содержимого в соответствующих разрядных ячейках блока 5появляется единичный сигнал на выхо- .де элемента И 37, который через элемент ИЛИ 39 поступает на К-вход КБтриггера 33 и устанавливает его в нулевое состояние, что соответствуетформированию сигнала завершения считывания информаиии из соответствующихсумматоров 2-2блока 1, В случаеотсутствия сигнала нулевого содержимого в соответствующих разрядных ячейках 32-32 нулевой сигнал на выходеэлемента И 37 через элемент НЕ 38поступает на Б-вход КБ-триггера 33и устанавливает его в единичное состояниеЭто означает, что соответствующие разрядные ячейки 32-32 . готовык формированию управляющих сигналовсуммирования и чтения в процессе работы устройства. Основная задача блока 5 заключается в выделении десятичндго разряда множителя, в котором информация равна нулю в данный такт работы устройства, При этом просмотр разрядов выполняет 1578708ся, начиная с младшего разряда множителя, т,е. с младшего счетчика 6. Если сигнал нулевого содержимого поступает, например, с выхода первого счетчика 6, то при наличии сигнала опроса на выходе элемента И 41, на который поступают сигналы со входа 31 блока 5 и выхода 15 блока 9 управления, появляется единичный сигнал на с 0 выходе элемента И 35 первой разрядной ячейки блока 5, который поступает на элемент ИЛИ 43. Единичный сигнал с выхода элемента ИЛИ 43 поступает через выход 13 блока 5 на вход управления считыванием первого сумматора 2 блока 1. Одновременно с этим происходит появление нулевого сигнала на выходе элемента И 36, который поступает на вход элемента ИЛИ 42, С выхода элемента ИЛИ 42 сигнал через выход 12 блока 5 поступает на вход управления суммированием первого сумматора 2. Во всех остальных разрядных ячейках 32-32 х блока 5 в связи с тем, что . 25 отсутствуют сигналы нулевого содержимого в соответствующих счетчиках 6 -6, появляется единичный сигнал на выходе элемента И 36 и отсутствует .сигнал на выходе элемента И 35, Таким 30 образом, сигналы на выходах 12 и 13 блока 5 вызывают считывание информации из первого сумматора 2 блока 1 и запись ее в соответствующие разряды сумматора 4 и одновременно суммирование содержимого всех остальных сумматоров 2-2блока 1 с содержимым регистра 3. Элемент 34 задержки во . всех разрядных ячейках 32-32 к служит для того, чтобы препятствовать 40 прохождению единичного сигнала с выхода элемента И 35 на К-вход КБ-триггера 33 во время считывания информации из соответствующего сумматора 2 блока 1. Возможен случай, когда одно временно в двух или более разрядных ячейках 32-32блока 5 появились сигналы нулевого содержимого,например, в разрядной ячейке 32и 32, В этом случае появление единичного сигнала на выходе элемента И 35 первой разрядной ячейки 32 совпадает с блокировкой, которая через элемент 2 И-ИЛИ 40 запрещает срабатывание элементов И 35 всех следующих разрядных ячеек 32-32 х, Таким образом,55 считывание в каждом такте работы устройства выполняется только из одного соответствующего первого сумматора 2 блока 1. Одновременно с этим во вто-рой разрядной ячейке 32 отсутствуетединичный сигнал как на выходе элемента И 35, вызывающий считывание извторого сумматора 2 блока 1, так.ина выходе элемента И 36, вызывающийсуммирование содержимого второгосумматора 2 блока 1 с содержимым регистра 3, поскольку необходимое кратноев данном втором сумматоре 2 к этомумоменту сформировано,Блокировка сигнала на выходе элемента И 35 в разрядных ячейках 3232 к снимается в том случае, если впредыдущей младшей разрядной ячейкев данный момент не формируется сигналзавершения чтения, те. в ней отсутствует сигнал на соответствующем входе 11 блока 5 и КБ-триггер 33 нахо- .дится в единичном состоянии, либов общем случае, когда в некоторыхиз предыдущих младших разрядных ячеек 32-32 к 1 сигнал разрешения чтенияк этому моменту уже был сформирован,т,е, в них присутствует сигнал нулевого содержимого на соответствующемвходе 11 блока 5, но КБ-триггер 33находится в нулевом состоянии,Процесс считывания и накоплениясоответствующих кратных множимогов сумматорах 2 -2блокавыполняется до тех пор, пока не появится единичный сигнал на входе 21 блока 9управления, свидетельствующий о завершении формирования сигналов разрешения чтения во всех разрядных ячейках 32-32 х блока 5,Блок 46 анализа порядков блока 5при выполнении оп.рации сложения работает следующим образом,Порядки слагаемых РА и РВ записываются в регистры 47 и 48, поступаясоответственно на входы 28 и 29 блока 5. С выходов регистра 48 черезгруппу инверторов 49-49,1 и с вьгходоврегистра 47 информация поступает навходы сумматора 50, который на выходеформирует разность порядков РА-РВ .и сигнал переноса Р. Дешифратор 55преобразует код РА-РВ, поступающийс выходов сумматора 50 в сигнал разрешения считывания информации из соответствующего сумматора 2, которыйпоступает на управляющие входы сумматоров 21-2 к при наличии единичногосигнала на выходе элемента И 52, т.е.при единичном сигнале на входе 31блока 5 и при сигнале У на выходе 30,78708 10шается на единицу содержимое счетчиков 6 -бс и выйолпяется переход кп,2,4. Если присутствует. сигчал нуле 5вого содержимого счетчиков 6 -6 к(х=1), то проверяется условие завершения операции умножения. Еслиотсутствует сигнал завершения опера 10ции (х=О), то выполняется п.2, иначе п.5,915блока 9 управления На выходе элемента И 53 формируется единичный сигнал,которь:Й разрешает запись информациив сумматоры 2,-2блока 1 в моментприхода сигнала У с выхода 15 блока9 управления.Коммутатор 8 (фиг,3) работает следующим образом.При условии, что Р =-О, коммутатор8 через мультиплексор ."-6 разрешаетзапись информации иэ регистра 3 всумматоры 2-2 блока 1 и через мультиплексор 57 иэ регистра 7 в сумматор 4, При выполнении условия Р=1коммутатор 8 через мультиплексор 56разрешает запись информации иэ регистра 7 в сумматоры 2 -2 к блока 1 ичерез мультиплексор 57 иэ регистра 3в сумма.ор 4, При выполнении операцииумножения всегда выголпяег я условиеР =0 которое вызывает соответствуюи фщие дейс.вия коммутатора Я,Алгоритм сложения десятичных чиселс плавающей запятой (КОП=1) (фиг,4),,реализуемый предлагаемым устройством,состоит в следующем,Выполняется считывание информациииз регистров 3 и 7 и запись их вгруппу сумматоров 2-2 бпока 1, сумматор 4 в соответствии с условием,определяемым Р по управляющему сигналу УВыполняется суммирование содержимого соответствующего сумматора 2блока 1, определяемого блоКом 5, ссодержимым сумматора 4 по управляющемусигналу У,Операция сложения завершена.Предлагаемое устройство также реализует следующий алгоритм, умножениядесятичных чисел (КОП=О),1.Устанавливается в начальное состояние блок 5, т,е, ВЯ-триггера 33всех его разрядных ячеек 321-32 устанавливаются в единичное состояниепо управляющему сигналу У,2, Выполняется считывание информации из регистра 3 и суммированиеее с содержимым определенных сумматоров 2-21 с блока 1, определяемых блоком 5, и считывание информации изсоответствукнцего сумматораблока 1,также определяемого блоком 5, в сумматор 4 по управляющему сигналу У,3, Проверяется условие нулевого содержимого счетчиков 6-6 с, Если отсутствует сигнал нулевого содержимого счетчиков 6-6 к (х =0), то умень 5. Операция умножения завершена.В таблице приведен набор управляющих и логических сигналов, необходимых для реализации алгоритмов работы устройства (фиг.4). Формула и з обре т е н и я 20Арифметическое устройство, содержащее регистр первого операнда, сумматор, К счетчиков, блок накоплениякратных множимого, содержащий К (Кразрядность операндов) сумматоров,блок управления, блок определения 25очередности цифр, содержащий два элемента И и К разрядных ячеек, каждаяиз которых содержит триггер, три элемента И, элемент ИЛИ, элемент НЕ, 30 элемент задержки, кроме того, каждаяразрядная ячейка, кроме последней,содержит элемент И-ИЛИ, выход д-госумматора (1=1К) блька накопления кратных множимого со сдвигом наразрядов в сторону стерших разрядовсоединен с входами сумматора устройства, первый и второй выходы блокаопределения очередности цифр соединены с входами управления накоплением 40 и чтенцем сумматоров блока накопления кратных множимого, информационныйвход блока определения очередностицифр поразрядно соединен с выходамипризнака равенства нулю К счетчиков, 45 информационные входы регистра первогооперанда и информационные входы Ксчетчиков поразрядно соединены с шинами первого и второго операндов устройства, вход управления считыванием 50 блока определения очередности цифрсоединен с выходом управления считыванием блока управления и входом управления считыванием регистра первогооперанда, выход сумматора соединенс шиной Результата устРойства, вычи-,тающие входы К счетчиков подключенык выходу управления уменьшением значений разрядов множителя блока управления, информационные входы суммато11 157870 ров блока накопления кратных множимого соединены с информационным входом блока накопления кратных множимого, первые входы первых элементов И разрядных ячеек блока определения оче 5 редности цифр поразрядно соединены с информационным входом блока определения .очередности цифр, а вторые входы - с установочным входом блока оп ределения очередности цифр, которыи подключен к установочному выходу блока управления, в каждой разрядной ячейке блока определения очередности цифр выход первого элемента И через элемент НЕ подключен к Б-входу триггера, К-вход которого соединен с выходом первого элемента ИЛИ, первый вход которого соединен с выходом первого элемента И, первый вход которого 20 соединен с первым входом второго элемента И и с первым входом (инверсным) третьего элемента И, а во всех разрядных ячейках, кроме последней, соединен также с первым входом первой груп пы входов элемента И-ИЛИ и первым входом (инверсным) второй группы входов элемента И-ИЛИ, второй вход треть-. его элемента И соединен с вторым входом второго элемента И и входом .управления считыванием блока определения очередности цифр, в каждой разрядной ячейке блока определения очередности цифр прямой выход .триггера соединен с третьим входом второго элемента И, а во всех разрядных ячейках кроме последней, соединен также с вторым входом второй группы входов элемента И-ИЛИ, второй вход первой группы входов элемента И-ИЛИ каждой разряднойячейки, кроме последней, соединен с инверсным выходом триггера, четвертый вход второго элемента И подключен к выходу элемента И-ИЛИ предыдущей разрядной яЧейки блока определения очередности цифр, а во всехразрядных ячейках, кроме последней, соединен также с третьими входами первой и второй групп входов элемента И-ИЛИ, выход второго элемента И через элемент задержки подключен к второму50 входу первого элемента ИЛИ, входы первого элемента И блока определения очередности цифр соединены с .первыми входами первых элементов И разрядных ячеек, инверсные выходы триггеров55 которых соединены с входами второго элемента И блока определения очередности цифр, выходы первого и второго 8 12элементов И являются третьим и четвертым выходами блока определения очередности цифр, которые подключены к входам завершения формирования кратныхи завершения формирования сигналовразрешения считывания блока управления, о т л и ч а ю щ е е с я тем,что, с целью расширения функциональных возможностей устройства за счетвыполнения операции сложения чиселс плавающей запятой, в устройствовведены регистр второго операнда,и коммутатор, в блок определения очередности цифр введен узел. обработкипорядков слагаемых, содержащий регистр порядка первого слагаемого,регистр порядка второго слагаемого,группу элементов НЕ, сумматор, дешифратор, группу элементов И, первый,второй, третий и четвертый элементыИ, в каждую разрядную ячейку блокаопределения очереднссти цифр введенывторой и третий элементы ИЛИ, приэтом выход регистра первого операндасоединен с первым информационным входом коммутатора, вход управления счи;тыванием регистра первого операндасоединен с входом управления считыванием регистра второго операнда, информационный вход которого соединен сшиной второго операнда, информационный выход регистра второго операндасоединен с вторым информационным входом коммутатора, первый информационный выход которого соединен с соответствующим входом сумматора, второйинформационный выход коммутатора соединен с информационным входом блоканакопления кратных множимого, шинапорядка первого операнда соединенас информационным входом регистра порядка первого операнда, выход которого порязрядно соединен с первым входом сумматора узла обработки порядков, шина порядка второго операндасоединена с информационным входомрегистра порядка второго операнда,выход которого поразрядно через группу элементов НЕ соединен с вторымвходом сумматора узла обработки порядков, выход суммы которого соединенс входом дешифратора узла, выход которого поразрядно соединен с первымвходом элементов И группы, выход которого поразрядно соединен с первымвходом второго элемента ИЛИ каждойразрядной ячейки блока определенияочередности цифр, первый (инверсный)870814ных ячеек блока определения очередности цифр, выход первого элемента Иузла соединен с вторым входом третьего элемента И каждой разрядной ячейки5блока определения очередности цифр,в каждой разрядной ячейке выход второго и третьего элемента И соединенс первым входом соответственно второго и третьего элементов ИЛИ, выходывторых элементов ИЛИ разрядных ячеекблока определения очередности цифрпоразрядно соединены с вторым выходомблока определения очередности Цифр,15выходы третьих элементов ИЛИ разрядных ячеек блока определения очередности цифр поразрядно соединены с первым выходом блока определения очередности цифр,20 Номер Обозна- Название сигнала Примечаниесвязи чение связи 23 У Установочный сигнал Устанавливает блок 5 15 У 2 Управляющий сигнал Управляющий сигнал 16 УЭ 30 У 10 х,Управляющий сигнал Сигнал завершенияформирования кратных в блоке 1Сигнал завершенияопеРации умножения 21 х 31 хЭ Код операции(КОП) 13 157 вход первого элемента И узла, первый вход второго, третьего, четвертого элемента И узла соединены с шиной кода операции устройства, второй вход первого и четвертого элемента И узла соединен с входом управления считыванием блока определения очередности цифр, выход переноса сумматора узла соединен с вторым входом второго элемента И узла,.выход которого соединен с управляющим входом коммутатора устройства, управляющий вход узла обработки порядков соединен с управляющим выходом блока управления и с вторым входом третьего элемента И узла, выход которого соединен с вторым входом элементов И группы, выход четвертого элемента И узла соединен с вторыми входами третьих элементов ИЛИ разрядв начальное состояние,Разрешает считываниеинформации из регистров 3 и 7 и синхронизирует работу блока 5,Разрешает уменьшениена единицу содержимогосчетчиков 6-6.Синхронизирует работублока 5.При х=О - разрешениеформирования кратныхмножимого в блоке 1,При х =1 в ,завершение2выполнения операцииумножения.При х =0 - инициируетсяэвыполнение операцииумножения, при х =1операции сложения, 15787081578708 Составитель Ю.Вараегляник Техред М,дидык Палий Редактор И Корре исно роизводственно-издательский комбинат "Патент", г. Ужгород агарина, 101 Заказ 1917 Тираж 5 ВНИИПИ Государственного комит 113035, Москво изобретен 35, Раушска м и открытиям при ГКНТ СССРнаб., д. 4/5