Цифровой коррелятор

(19) 01 ЕТЕНИЯ ИЗ ПИСАН ТЕЛЬСТ ВТОРС ОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ(71) Куйбышевский ордена ТрудовогоКрасного Знамени попитехнический институт им, В.В,Куйбышева(56) 1, Грибанов Ю,М., Веселова Г.ПАнцреев В.Н Автоматические цифровыекоррепяторы, "Энергия", 1971, с. 138,р 412, Авторское свицетепьство СССРпо заявке 2798902/24, кп.06 Г15/336, 1979 (прототип),(54) (57) ЦИФРОВОЙ КОРРЕЛЯТОР, содержащий бпок записи, вхоц которого явпяется входом коррепятора, а выход соединен с входом записи бпока памяти, генератор импупьсов, бпок суммирования,выход которого соединен с первым входом бпока умножения, выход которого подключен к информационному вхоцу интегратора, выход которого явпяется выходомкоррепятора, бпоки воспроизведения сигнапа, каждый из которых соцержит уэеппамяти и сумматор, выход которого соединен с адресным входом узпа памятисвоего бпока воспроизведения сигнапа, информационный вход узпа памяти каждогобпока воспроиэвецения сигнапа соединенс соответствующим выходом группы выходов бнока памяти, управпяющий вход узпапамяти и первый информационный вход сумматора в каждом канапе бпока воспроизведения сигнала объединены и подкпюченык выходу генератора импупьсов, а информационный выхоц узпа памяти в кажцом бпоке воспроизвецения сигнапа поцкпючен соответственно к первому и второму вхоцам бпока суммирования и к второму входу бпока умножения коррепятора, при этом первый бпок воспроизведения сигнапа содержит первую схему сравнения, первый и второй счетчики, выходы которых поцкпючены к соответствующим вхоцам схемы сравнения, а выход первого счетчика цопопнитепьно поцкпючен к второму информа.ционному входу сумматора первого бпока воспроизведения сигнапа, выход первой схемы сравнения первого бпока воспроизведения сигнапа подключен к управпяюшему входу сумматора и первому управляюО шему входу второго счетчика, второй уцравпяющий вхоц которого объединен со счетным вхоцом первого счетчика, а счетный вход второго счетчика объединен с первым информационным входом сумматора своего бпока, о т и и ч а ю ш и йс я тем, что, с цепью расширения кпасса решаемых задач, первый бпок воспроизвецения сигнапа содержит вторую схему сравнения и третий счетчик, выход которого подкпючен к первому входу второй схемы сравнения, второй вход которой соединен с выходом сумматора своего бпока, а выход второй схемы сравнения подкпючен к счетным входам первого и третьего счетчиков своего бпока и к уцравпяюшему входу интегратора, выход первой схемы сравнения первого бпока воспроизведения сигнапа соединен с управпяюшим входом сумматоров второго и третье о бпоков, воспроизведения сигнапа, выход первого счетчика первого бпока воспроизведения сигнапа соецинен с вторым информационным входом сумматоров второго и третьего бпоков воспроизведения сигнапов.1 1072Изобретение относится к измерениюхарактеристик случайных процессов и предназначено цля оперативного определениякорреляционной функции текущего стационарного случайного процесса,5Известен цифровой коррелятор, соцержащий квантователи по уровню, на входыкоторых из блока памяти поступают сдвинутые на время зацержки сигналы. Квантованные по уровню сигналы поступают 10через блок выборки во времени на блокумножения и далее на накапливающий счетчик 13Недостатком этого устройства является низкое быстродействие,15Наиболее близким по технической сущности к предлагаемому является цифровойкоррелятор, содержащий блок памяти, входкоторого подключен через блок записи квходу устройства, а выхоцы - к первымвходам первого, второго и третьего блоков воспроизведения сигнала, к вторымвходам которых параллельно подключенывыходы генератора импульсов, первый выхоц первого блока воспроизведения сигнала последовательно подключен к первомувходу сумматора, первому входу блока умножения и информационному входу интегратора, к вторым входам сумматора и блокаумножения подключены соответственно выходы второго и третьего блока воспроизведения сигнала. Причем кажцый блок воспроизведения сигнала содержит блок опроса, сумматор, блок сравнения, первый и, второй счетчики 2 .В известном устройстве объем обрабатываемых цанных определяется разрядностью Ю сумматора первого блока воспроизведения сигнала и равен 2 , этообстоятельство не позволяет полностьюобрабатывать выборки с произвольным,40не кратным степени 2, объемом, т,е, сужаются функциональные воэможности цифрового коррелятора, Кроме того, устройство облацает аппаратурной избыточностью.Цепь изобретения - расширение клас 45са решаемых задач.Указанная цепь достигается тем, чтов цифровом корреляторе, соцержащем блокзаписи, вход которого является входомкоррелятора, а выход соецинен свхоцомзаписи блока памяти, генератор импульсов,блок суммирования, выход которого соецинен с первым вхоцом блока умножения,выход которого подключен к информационному вхоцу интегратора, выход которогоявляется выходом коррелятора, блоки воспроизведения сигнала, кажцый из которыхсодержит узел памяти и сумматор, выход 057 2 которого соединен с адресным входом узла памяти своего блока воспроиэвецения сигнала, информационный вход узла памяти каждого блока воспроизвецения сигнала соецинен с соответствующим выходом группы выходов блока памяти, управляющий вхоц узла памяти и первый информационный вхоц сумматора в кажцом блоке воспроизведения сигнала объецинены и подключены к выходу генератора импульсов, а информационный выход узла памяти в каждом блоке воспроизведения сигнала поцключен соответственно к первому и второму вхоцам блока суммирования и к второму вхоцу блока умножения коррелятора, при том первый блок воспроизведения сигнала соцержит первую схему сравнения, первый и второй счетчики, выхоцы которых подключены к соответствующим входам схемы сравнения, а выхоц первого счетчика цополнительно подключен к второму информационному вхоцу сумматора первого блока воспроизведения сигнала, выход первой схемы сравнения первого блока воспроизведения сигнала подключен к управляющему вхоцу сумматора и первому управляющему входу второго счетчика, второй управляющий вход которого объецинен со счетным вхоцом первого счетчика, а счетный вхоц второго счетчика объецинен с первым информационным входом сумматора своего блока, первый блок воспроизведения сигнала соцержит вторую схему сравнения и третий счетчик, выхоц которого подключен к первому входу второй схемы сравнения, второй вход которой соединен с выходом сумматора своего блока, а выход второй схемы сравнения подключен к счетным входам первого и третьего счетчиков своего блока и к управляющему вхоцу интегратора, выход первой схемы сравнения первого блока воспроизведения сигнала соединен с управляющим входом сумматоров второго и третьего блоков воспроизведения сигнала, выхоц первого счетчика первого блока воспроизведения сигнала соединен с вторым информационным входом сумматоров второго и третьего блоков воспроизведения сигнала, управляющий выход узла памяти каждого блока воспроизвецения сигнала подключен к соответствующему ацресному входу блока памяти.На фиг. 1 представлена структурная схема цифрового коррелятора; на фиг, 2 - структурная схема первого блока воспроизведения; на фиг. 3 -структурная схема второго и третьего блоков воспроизведения.3 10720Входом устройства явпяется вход блока 1 записи, выхоа которого поакпюченк информационному входу бпока 2 памяти.Выходы бпока 2 памяти поакпючены к первым входам бпоков 3-5 воспроизвеаения,к вторым входам которых подкпючен выход генератора 6 импупьсов. Первый выход первого бпока 3 воспроизведения. поспецоввтепьно подключен к первому вхоаусумматора 7, первому входу бпока 8 умножения и информационному вхоау интегратора 9. К вторым входам сумматора 7 ибпока 8 умножения поакпючены соответственно первые выходы второго и третьегобпоков 4 и 5 воспроизведения, третий и 15Фчетвертый входы кажаого иэ которых подкпючены соответственно к третьему и четвертому выходам первого бпока 3 воспроизведения, пятый выход которого соединенс управпяющим входом интегратора 9. Итогорые выходы первого, второго и третьегобпоков 3,4 и 5 воспроизведения подкпючены соответственно к второму, третьемуи четвертому адресным входам бпока 2памяти. Выход 10 интегратора 9 явпяется выходом устройства,Первый бпок 3 воспроизвеаения сигнвпа (фиг. 2) содержит узеп 11 памяти,сумматор 12, первую схему 13 сравнения,первый 14 и второй 15 счетчики, вторую осхему 16 сравнения и реверсивный счетчик 17,Информационный вхоа и первый выходуэпа 11 памяти являются соответственнопервым вхоцом 18 и первым выхоцом 19 зспервого бпока 3 воспроизвеаения сигнапа.К ааресному вхоцу бпока 11 памяти подкпючен выхоа сумматора 12, первый информационный выхоц которого соецинен свторым вхоаом первого бпока 3 воспроиэведения сигнапа, второй выход которогопоакпючен к второму выхоау уэпа 11 памяти, Третий выход бпока 3 воспроизведения сигнапа, соединенный с выходомпервого счетчика 14, поакпючен к вторс. 5му информационному входу сумматора 12и к первому входу первой схемы 13 сравнения, Второй вхоц схемы 13 сравненияпоакпючен к выходу второго счетчика 15,а выход схемы 13 сравнения, соеаинен Сный с четвертым выхоцом первого бпока3 воспроизвеаения сигнапа, поцкпючен кпервому управпяющему выходу второгосчетчика 15. Счетный вхоа второго счетчика 15 соединен с управпяющим входомузпа 11 памяти и первым информационным входом сумматора 12, выход которого поакпючен к первому вхоцу второй схе мы 16 сравнения, второй вход которойьОдкпючен к выхоау реверсивного счетчика 17, а выход, соединенный с пятым выходом первого блока 3 воспроизведениясигнапа - к счетным входам реверсивногосчетчика 1 7, первого счетчика 14 и квторому управпяющему входу второго счетчика 15. Выход первой схемы 13 сравнения подкпючен к управпяющему входу сумматора 12,Второй и третий бпоки 4 и 5 воспроювецения сигнала содержат узеп 11 памяти и сумматор 12.Устройство работает спеаующим образом.Бпок 1 записи осуществляет дискретизацию во времени вхоцного сигнапа и передачу в бпок 2 памяти зааанного объемавыборки М , причем М - произвопьное чисцо, не превышающее по вепичинеобъем памяти бпока 2 памяти. Блоки 3-5воспроизведения сигнапа осуществпяютвоспроизведение заданной поспедоватепьности сигнапов из бпока 2 памяти и перецачу их на соответствующие входы сумматора 7 и бпока 8 умножения. На вход интегратора 9 поспе каждого цикпа воспроизведения поступает сигнал, опредепяемый всоответствии с выражением)х.= хе (х+ х(1)гае 2 - номер цикпв воспроизведения;- номер воспроизводимой копии,равныйномеру ораинаты оценкикоррепяционной функции;у х значения сигнвпов выбранныхблоками 3-5 воспроизведения;й,е,й - текущие значения адресов выбранных сигнапов, причем при2 = 0 имеемК =2+ 1;и 1; (2)е=)+ 1В интеграторе 9 происхоцит усреднение сигнапа К х (Е) за время воспроиэ 3ведения одной копии, т.е.(з где С-коэффициент передачи интегратора9, который управпяется сигнапом спятого выхода бпока 3 воспроизведения;М 1- максимапьное число пикпов привоспроизведении одной копии..Можно показать, что (3) является оценкой коррепяционной функции.Таким образом, на выходе устройстваформируется текущее значение оценки корреляционной функции.В исходном состоянии, т,е. перед начапом воспроизведения первой копии, в 5счетчик 1 4 первого блока 3 воспроизведения (обозначим его соцержимое через ) ),в счетчике 1 5 (обозначим его содержимое через п 1), в сумматоре 12 (обозначим его содержимое через к) записан О,т.е,1 = 0О, Ж1 = О.В реверсивный счетчик 17 (обозначимего содержимое через и ) занесен объем1выборки М,При поступлении на вход очередногоимпульса в счетчик 15 и сумматор 12заносится + 1, т,е.20(5При срабатывании схемы 13 сравнения,т.е. прир ,в, счетчике 15 устанавливается О, а в сумматоре 12 - содержимое счетчика 14. Слецоватепьно, содержимое сумматора 12 при в=изменяется в соответствии с выражениемМ =1+ 1+ 1. (6)Выхоц сумматора 12 поцкпючен к второму входу узла 11 памяти, на вход 18которого поступают сигналы из блока 2памяти в соответствии с содержимым сумматора 12,По сигналу с генератора 6 импульсов,поступающему на управляющий вход адресного регистра, содержимое сумматора 12,являющееся адресом, записывается вузел 11 памяти, по адресному входу и свыхода передается:из узла Ъ 1 памяти в 40блок 2 памяти, из которого в соответствии с этим адресом считывается операнц,по входу записывающийся в узел 11 памяти и выставляемый на выход.45В схеме 16 сравнения происходит сравнение содержимого сумматора 12 реверсивного счетчика 17. При = и сигнал1с выхода узла 16 сравнения поступаетна вход счетчика 14 и изменяет его со 50цержимое на + 1, на вхоц счетчика 1 5,устанавливая его в О, и на вычитающийвход реверсивного счетчика 1 7, изменяяего содержимое на -1, а также через выхоц блока 3 воспроизведения - на управляющий вход интегратора. В сумматор 12при этом из счетчика 14 заносится егоудвоенное содержимое, т.е. перед началомвоспроизведения следую 1 шей копии К=2 + 1.Так как выход счетчика 14 и выход схемы 13 сравнения первого блока 3 воспроизведения сигнала через его выход и подключены соответственно к вторым и третьим вхоцам сумматора 12 (фиг. 2) блоков 4 и 5 воспроизведения, их соцержимое изменяется аналогично со-" держимому сумматора 12, Исключение составляет тот факт, что при срабатывании схемы 16 сравнения в сумматор блока 4 воспроизвецения сигнала заносится 1, в сумматор блока 5 воспроизведения сигнала +1, т.е.э=у+1;И= 1.Техническая реализация устройства может быть осуществлена с использованием элементов цифровой вычислительной техники, Блок 1 записи представляет собой аналого-цифровой преобразователь, блок 2 памяти является запоминающим устройством с перезаписью и может быть выполнен на магнитных сердечниках ипи попу- проводниках. Блок 8 умножения, сумматор 7, генератор 6 импульсов, сумматор 1 2, схемы 13 и 16 сравнения, счетчики 14, 15 и 17, узел 11 памяти могут быть выполнены на интегральных схемах, В интеграторе 9 предусмотрена возможность регулирования коэффициента передачи по управляющему вхоцу. Реверсивный счетчик 17 работает на вычитание. Объем блока 2 памяти определяется необходимым копичеством фиксированных отсчетов анализируемого стационарного случайного процесса. Разрядность блока 1 записи, бпока 2 памяти, блоков 3 - 5 воспроизведения сигнала, сумматора 7, блока 8 умножения, интегратора 9 определяется исхоця из требований к устройству по точности и быстродействию.Использование новых элементов - дополнительного блока сравнения и реверсивного счетчика- делает возможной обработку сигналов с произвольным объемом выборки М в пределах емкости блока памяти, т.е. расширяет функциональные возможности предлагаемого устройства по сравнению с прототипом, Кроме того, отсутствие как во втором, так и в третьем блоках воспроизведения предлагаемого устройства узла сравнения и цвух счетчик ов, имеющих мест о в аналогичных блоках прототипа, и нали ще новых связей, упрощает структуру устройства.1072057 Заказ 1648 Тираж 699 Подписное ВНИИПИ Государственного комитета СССР по девам изобретений и открытий 113035, Москва, Ж, Раушская наб д, 4/5