Устройство для выполнения операций умножения и деления

(54) УСТРОЙ СТ ОПЕРАЦИЙ УМ) (57) Изобретение ной технике и мо построения модул щего операции ум ных чисел произв изобретения - ра ВО ДЛЯ ВЫПОЛН 1 ОЖЕНИЯ И ДЕЛ относится к вычис жет быть использова ей вычислителя, вы цожения и деления ольной разрядност сширение функцион НИ ЕНИЯ ительно для олця 1 о двоичЦель ьных и. ал ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ(56) Авторское свидетельство СС817706, кл. 6 06 Е 7/52, 1979Авторское свидетельство ССС955038, кл. Сл 06 Е 7/52, 980 возможностей за счет выполнения операций над дробными числами с фиксированной запятой. Устройство содержит блок 1 приема и выдачи, регистр 2, блок 3 суммирования, мультиплексор 4, блок 5 управления, блок 6 формирования признака активности, первый 7 и второй 8 элементы 2 И-ИЛИ, первый элемент И 9, элемент НЕ 1 О, триггер 11, счетчик 12 циклов, дешифратор 13, второй 14 третий 15 и четвертый 16 элементы, И, коммутатор 1, первый 18 и второй 19 элементы ИЛИ, пятый элемент И 20, третий элемент 2 И-ИЛИ 21, элемент ИСКЛ(ОЧА 10 ШЕЕ ИЛИ 22 и шестой элемент И 23 с соответствующими связями. Устройство осуществляет операции умножения и деления цад целыми и дробными числамц. выраженными в двоичной форме произвольной разрядности. 2 з. п. 3 ф-лы, 3 ил.Изобретение относится к вычислительной технике и может быть использовано для построения модулей вычислителя, выполнявшего операции умножения и деления двоичных чисел произвольной разрядности.Цель изобретения -- расс 1 ирение функциональных возможностей устройства за счет выполнения операции цад дробными числами с фиксированной запятой.На фиг. 1 представлена функциональная схема устройства для выполнения операций умножения и деления; на фиг. 2 - функциональная схема блока у равления; на фиг. 3 -- функциональная схема блока приема и выдачи.Устройство содержит блок 1 приема и выдачи, регистр 2, блок 3 суммирования, мульгиплексор 4, блок 5 управления, блок 6 формирования признака активности, первый 7 и второй 8 элементы 2 И ИЛИ, первый элемент И 9, элемент НЕ 10, триггер 11, счетчик 12 циклов, дешифратор 13, второй, третий и четвертый элементы И 14- 16, коммутатор 17, первый 18 и второй 19 элемецлгы И;1 И, пятый элемент И 20, третий элемент 2 И-ИЛИ 21, элемент ИСКЛЮЧА 101 ЦЕЕ ИЛИ 22 ц шестой элемент И 23, причем первый информационный вход блока 1 приема и выдачи соединен с информационной ииной 24 первого операнда устройства, пятый информационный вход блока 1 приема и выдачи соединен с входом 25 (и 1) -го разряда первого операнда устройства, второй информационный вход блока 1 приема и выдачи соединен с входом 26 (и - 2)-го разряда первого операнда, установочный вход блока 1 приема и выдачи соединен с установочным входом блока 5 управления, первым управлякнцим входом блока 3 суммирования, входом установки в О счетчика 12 циклов, входом дешифратора 13, входом установки в 1 триггера 11, установочным входом блока 6 формирования признака активности и установочным входом 27 устройства, четвертый выход блока 1 приема и выдачи соединен с выходной шиной 28 первого операнда устройства, третий выход блока 1 приема и выдачи соединен с выходом 29 (ив 1)-го разряда первого операнда устройства, выход второго элемента И 14 соединен с первым входом блока 5 управления и с входом-выходом 30 первого разряда первого операнда устройства, выход третьего элемента И 15 соединен с вторым г,ходом блока 5 управления и с входом-выходом 31 нулевого разряда первого операнда хстройства, информационный вход регистра 2 соединен с информационной шиной 32 второго операнда устройства, второй информационный вход блока 3 суммирования является входом 33 переноса устройства, третий информационный вход блока 3 суммирования является входом 34 нулевого разряда второго операнда устройства, четвертый информационный вход блока 3 суммирования является входом 35 (и - 1)-го разряда второго операнда устройства, пятый информационный вход блока 3 суммирования является входом 36 (и - 2)- го разряда второго операнда устройства, первый выход блока 3 суммирования является выходом 37 второ о операнда устройства, второй выход блока 3 суммирования является выходом 38 распространения переноса устройства, третий выход блока 3 суммирования является выходом 39 нулевого раз 4 Гп 0 ряда второго опсранда устройства, четвертый выход блока 3 суммирования является выходом 40 первого разряда второго операнда устройства, пятый выход блока 3 суммирования является выходом 4(и 1) -го разряда второго операнда устроиства, второи информационный вход мультиплексора 4 является входом 42 выдвигаемых разрядов второго операнда устройства, тактовый вход счетчика 12 циклов соединен с первым входом блока 6 формирования признака актив ности, третьим входом блока 5 управленияи шиной 43 синхронизации устройства, выход первого элемента 2 И-ИЛИ 7 соединен с вторым входом шестого элемента И 23, третьим входом элемента 2 И-ИЛИ 21, четвертым входом блока о л правления и входом-выходом 44 завершения операции устройства, пятый вход блока 6 формирования признака активности соединен с входом элемента НЕ 10, третьим входом второго элемента 2 И-ИЛИ 8, вторым и третьим входами пер.ваго элемента 2 И-ИЛИ 7, управляюшим входом коммутатора 17, первым входом пятого элемента И 20 и входом 45 определения старшего модуля устройства, шестой вход блока 6 формирования признака активности соединен с выходом четвертого элемента И 16 и входом-выходом 46 запуска устройства, седьмой вход блока 6 формирования признака активности соединен с выходом второго элемента 2 И-ИЛИ 8, четвертым входом первого элемента 2 И-ИЛИ 7 и входом-выходом 47 счета устройства, выход коммутатора 17 является выходом 48 переноса из (и - 1)-го разряда устройства, выход пятого элемента И 20 соединен с шестым информационным входом блока 1 приема и выдачи и входом-выходом 49 значения разряда частного устройства, четвертый информационный вход блока 1 приема и выдачи является входом 50 первого разряда второго операнда устройства, выход 51 элемента НЕ 10 соединен с четвертым входом второго элемента 2 И-ИЛИ 8, выход 52 триггера 11 соединен с первым входом второго элемента 2 И-ИЛИ 8 и с вторым входом блока 6 формирования признака активности, выход 53 нулевого разряда счетчика 12 циклов соединен с входом установки в 0 триггера 11, выход 54 (К - 2)-го разряда счетчика 12 циклов соединен с четвертым входом блока 6 формирования признака активности, с первым входом первого элемента 2 И-ИЛИ 7 и с вторым входом второго элемента 2 И 140306150 55 ИЛИ 8, выход 55 (К - 1)-го разряда счетчика 12 циклов соединен с третьим входом блока 6 формирования признака активности и с первым входом четвертого элемента И 16, выход 56 блока 6 формирования признака активности соединен с вторыми входами второго и третьего элементов И 14 и 15, управляющим входом блока 1 приема и выдачи четвертым входом третьего элемента 2 ИИЛИ 21, первым входом первого элемента И 9 и входом запуска счетчика 12 циклов, выход 57 дешифратора 13 соединен с первым входом элемента ИЛИ 18, выход 58 дешифратора 13 соединен с вторым входом элемента ИЛИ 18, первым входом третьего элемента 2 И-ИЛИ 21 и первым входом кода операции блока 1 приема и выдачи, выход 59 дешифратора 13 соединен с первым входом элемента ИЛИ 19, выход 60 дешифратора 13 соединен с вторым входом элемента ИЛИ 19 и первым входом шестого элемента И 23. выход 61 первого элемента ИЛИ 18 соединец с пятым и шестым входами второго элемента 2 И-ИЛИ 8, пятым входом первого элемента 2 И-ИЛИ 7, пятым входом блока 5 управления, вторым входом первого элемента И 9, восьмым входом блока 6 формирования признака активности и вторым входом кода операции блока 1 приема и выдачи, выход 62 второго элемента ИЛИ 19 соединен с шестым входом первого элемента 2 И-ИЛИ 7, вторым входом четвертого элемента И 16, шестым входом блока 5 управления, вторым входом третьего элемента 2 И-ИЛИ 21, девятым входом блока 6 формирования признака активности и третьим входом кода операции блока 1 приема и выдачи, выход 63 блока 5 управления соединен с первым управляюгцим входом мультиплексора 4 и вторым информационным входом коммутатора 17, выходь 1 64 и 65 блока 5 учправления соединены соответственно с вторым и третьим управляюгцими входами мультиплексора 4, выход 66 регистра 2 соединен с первым информационным входом мультиплексора 4, выход 67 которого соединен с первым информационным входом блока 3 суммирования, второй и третий управляющие входы которого соединены соответственно с выходами 68 и 69 блока 5 управления, выход 70 блока 3 суммирования соединен с входом-выходом 31 нулевого разряда первого операнда устройства и вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 22, первый вход которого соединен с выходом 71 старшего разряда регистра 2 и первым информационным входом коммутатора 17, первый 72 и второй 73 выходы блока 1 приема и выдачи соединены соответственно с первыми входами элементов И 15 и 14, выход шестого элемента И 23 соединен с третьим сдвиговым входом 74 блока 1 приема и выдачи, выход третьего элемента 2 И-ИЛИ 21 соединен с вторым сдвиговым входом 75 блока 1 приема и выдачи, выход первого элемента И 9 соединен 5 О 5 20 25 30 35 40 45 с первым сдвиговым входом 76 блокаприема и выдачи, выход 77 элемента ИСКЛ 10- ЧАЮЩЕЕ ИЛИ 22 соединен с вторым входом пятого элемента И 20.Блок 5 управления образуег первый 8 и второй 79 элементы НЕ, цсрвый, второй и третий триггеры 80 - 82, элемент И 83, первый, второй и третий элементы 2 И-ИЛ 1 84- 86, элемент 3 И-ИЛИ 87 и элемент 5 ИИЛИ 88 с соответствую 1 цими связями.Блок 1 приема и выдачи содержит регистр 89, элемент И 90, группу 91 элементов И, а также первый 92 и второй 93 элементы 2 И-ИЛИ с соответствующими связями,Устройство работает следуюгцим образом.Г 1 ри умножении дробных чисел загрузка мцожимого и множителя происходит через входы 32 и 24 соответственно в регистр 2 и блок 1. Код микрооперации декодируется дев ифратором 13, выдающим сигнал 1 на выход 58.По сигналу Установка, поступакнцему на вход 27, устройство переводится в исходное состояние. Этот сигнал сбрасывает счетчик 12 циклов, устанавливает в 1 триггер 11 и переводит блоки 5 и 6 в исходное состояние.Единичное значение триггера 11 в старшем модуле проходит через элемент 2 ИИЛИ 8 и выдается на выход 47 как сигнал запуска счетчика 12 циклов. Сигнал запуска поступает на вход 46 младшего модуля, разрешает подачу синхроимпульсов на шестой вход блока 6 формирования признака активности модуля и устанавливает на его выходе единичный сигнал. Триггер 11 сбрасы. вается при единичном значении сигнала переноса из нулевого разряда счетчика 12 ца выходе 53. При единичном значении признака активности разрешается работа счетчика 12 циклов, отсчитывающего по синхроимпульсам число циклов алгоритма умножения. В активном модуле через элемент И 9 в каждом цикле на вход 76 блока 1 подается сигнал сдвига множителя в регистре 89 блока 1 вправо на два разряда. Значения двух младших разрядов регистра 89 выдаются через элементы И 14 и 15 на выходы 30 и 31. Если модуль не активен, то сдвиг содержимого регистра 89 не происходит и значения его младших разрядов не выдаются. Значения двух младших выдвинутых разрядов множителя с выходов элементов И 14 и 15 активного модуля поступают с выходов 30 и 31 в блок 5 для анализа во всех модулях. По значению этих сигналов и с учетом возможных переносов из предыдущих пар разрядов в каждом модуле из блока 5 выдается управляющий сигнал на один из выходов 63 - 65. По единичному значению сигнала на выходе 63 множимое из регистра 2 поступает в блок 3 через мультиплексор 4 в обратном коде. Одновременно через коммутатор 17 в старшем модуле на его выход 48В других модулях сигналы с выходов 39 и 40 поступают через входы 36 и 35 на входы старших разрядов схемы сдвига блока 3 более младшего модуля и заполняют освободившиеся при сдвиге старшие разряды. В старшем модуле эти разряды .1 аполняются Значением знака частичного произведения.По истечении оцередных (К 2) циклов с выхода 54 переноса (К -2) -го разряда счетчика 12 циклов активности модуля, если он не старший, выдается единичный сигнал, поступающий на четвертый вход блока 6.К этому времени все разряды множителя в активном модуле оказывагот. я выдвинутыми из регистра 89 блока 1, а вместо них в регистре 89 сформированы гг разрядов младигей половины произведения.Одновременно этот сигнал выдается через элемент 2 И-ИЛИ 8 на выход 47 счета и поступает через вход 46 запуска соседнего более старшего модуля на вход его блока 6, переводя модуль в активное состояние.После формирования последних гг разрядов младшей половины произведения в старшем модуле единичный сигнал с выхода 54 счетцика 12 проходит через элемент 2 ИИЛИ 7 на входы 44 всех модулей и воспринимается как сигнал завергцения операции.Этот сигнал поступает в каждом модуле в блок 5. По этому сигналу выполняется коррекция старшей половины произведения в блоках 3 всех модулей.После коррекции результат умножениядробных чисел ио единичному значению сигнала на выходе 68 блока 5 и на выходе 75 элемента 2 И-ИЛИ 21 сдвигается влево на один разряд. Для осуществления операции сдвига влево на один разряд содержимого регистра 89 блока 1 сразу во всех модулях выход 29 (гг - 1)-го старшего разряда первого операнда младшего модуля соединен с входом 25 блокаболее старшего модуля.После сдвига влево на один разряд результат операции умножения дробных чисел считывается с выхода 28 (младшая половина произведения) и с выхода 37 (старшая половина произведения).Операция деления дробных чисел осуществляется в два этапа.йгг первом этапе во всех модулях в блок 3через регистр 2 и мультиплексор 4 с входа 32 загружается стар 1 ияя половина делимого.На втором этапе через входы 24 и 32 всехмодулей загружаются параллельно в регистр 89 блока 1 и в регистр 2 соответственно младгиая половина делимого и делитель.Деигифратор 13 выдает сиг 1 ал 1 на вы хол 60С;игнал Установка с входа 27 каждогомодуля сбрасывает в О счетчик2 циклов, устанавливает в 1 триггер 11 и переводит блоки 5 и 6 в исхолное состояние.Единичное значение сигнала на выходе 52 З 5 триггера 11 в старшем модуле разрешаетпрохождение синхроим пульсов на шестой вход блока 6 формирования признака активности, устанавливающего на его выходе единичный сигнал, т. е. старший модуль переходит в активное состояние и запускается его с гетчик 12 циклов.В активном модуле при делении черезэлемент 2 И-ИЛИ 21 на вход блока 1 выдается в каждом Б,иклс сигнал сдвига влево ня олин разряд содержимого регистра 89 блока 1.В первом пикле по единичному значениюсигнала на выходе 63 блока 5 через мультиплексор 4 в блок 3 подается обратный код делителя. который складывается со старшей половиной делимого. Одновременно, как и 50 при умножении, на выход 48 старшего модуля подается единичный сигнал с выхода 63 церез коммутатор 17. Во всех остальньгх циклах на выход 63 или 64 блока 5 выдается единичный сигнал в зависимости от знака предыдущего частичного остатка, поступаю щего с выхода 70 блока 3 старшего модуляна входы 31 всех модулей.Знак частичного остатка в каждом модуле поступает с выхода 70 блока 3 на входФОях) ц,е с;Осетеи) элемента ИСКЛ Ю 11 АЮШЕЕ ИЛИ 22 для сравнения со знаком делителя. После сравнения ца вьходе 77 элемента ИСКЛОс)УЮЩЕЕ ИЛИ 22 появляется значение очерелного разряда частного. В старием молулс это значение вылается на выход 49 устройства.После вычисления очередного частичного остатка содержимое блока 3 сдвигаеся н) единичному знацению сигнала на выходе 68 блока 5 влево на один разряд в каждом модуле. При этом сигнал с выхода блока 3 выдается на выход 4 устройства, соединенного с входом 34 нулевого разряда сосслнего более старшего модуля, и заполняет освободившийся при сдвиге младший разряд в блоке 3 суммирования.В младшем модуле на вход 34 блока 3 поступает сигнал с выхода 29 регистра 89 блокаактивного модуля. В младший разряд регистра 89 активного модуля при его сдвиге влево записывается очередной разряд частного, поступаюгций с выхода 49 из старшего модуля.По истецении очередных (и - 1) циклов с выхода 55 переноса (К - )-го разряда сцетцика 12 выдается единичный сигнал. Этот сигнал поступает на вход блока о и сбрасывает признак активности модуля.К этому времени все разряды младшей половины делимого в активном модуле оказываются выдвинутыми из регистра 89 блока 1 в блок 3 младшего модуля, а вместо них в регистре 89 сформированы очередные ег разрядов частного. Одновременно со сбросом признака активности сигнал с выхода 55 счетчика 12 через элемент И 6 выдается на выход 46, соединенный с входом 47 соседнего более младшего модуля, и переводит модуль в активное состояние.После формирования последних и разрядов частного из младшего модуля выдается на его выход 46 сигнал, поступаюцгии через вход 47 старшего модуля и через элемент 2 И-ИЛИ 7 на выход 44 завершения операции старпего модуля.Сигнал с выхода 44 старшего модуля поступает на входы 44 всех модулей и воспринимается как сигнал завершения операций. По этому сигналу производится при необходимости коррекция остатка в блоке 3 всех модулей.После коррвкции по единичномузначению сигнала на выходе 74 элемента И 23 происходит сдвиг частного в блоках 1 всех модулей вправо на один разряд.Результат операции деления дробных чисел считывается с выхода 28 из блока 1 (частное) и с выхода 37 блока 3 (остаток).Таким образом, в устройстве выполняются операции умножения и деления не только целых, но и дробных чисел, что расширяет его функциональные возможности. 5 О 5 20 25 ЗО 35 40 45 50 55 1.стройство,гг 1 я Выносцс ци 51 Опс рсгццц л:ножен ия и деления, содержанес Й,н)к присмд и Выдачи, регистр, блок сум)и)1)В 1- ния, му.1 ьтиплсксор, Олок прдвгения, блок формирования признака активности, псрвьй и второй элемснпгы 2 ИЛИ, с псрвецо по пестой элементы И, элемент 11 Е, трипер, счетчик циклов, лсппфрдтор и коммутатор, причем первый информдцис)нный Вход Олокд приема и вылдци соединен с ННП)ормдцис)п - нои шиной первого операнда устройства, второй ицформяциоцныЙ в;ол блока приема и выл 1 ц являегся Входом (и - -2)-го рдзрялд первого операцла устройства, (гле и - разрядность операндов), первый слвиговый вход блока приема и выдачи соединсц с пыхолом первого элемента 1, первьй вход ке)- торого соединен с выходом блока формирования признака активцос) и и Входом запуска счетццка циклов, устдновочцый вход блока прпемд и вылачи сослинен с установочным входом блока управления, первым упрдвляюпгим Входом блока суммирования, Вхе)- лом установки в О счетчика циклов, входом лешифратора, входом установки в 1 триггера, установоцным входом блока формпроБЕ 1 ния признака активности и с мста новочнь 1 м входом устройства, первый и второй выходы блока приема и вылаци соединены соответственно с первых;и входами второго и трстьсго элементов И, вторые входы которых соединены с выхолом блока срормировация признака активности, третий выход блока приема и выдачи является выходом ( -)- го разряда первого операнда устройства, четвертый выход блока приема и выдачи является выхолом первого операнда устройс.гва, выхол второго элемента И соединен с первым входом блока управления и является входом-выходом первого разряда первого операнла устройства, выход третьего элемента И соединен с вторым входом блока управления и является входомВыхОЛОм цу;1 еВОГО ,)дзрядз первого операнда устройства, информационный вход регистра соединен с информационной шиной второго операнда устройствд, выход регистра соединен с первым информационным входом мультиплексора, выход старшего разряла регистра соединен с первым информационным входом коммутатора. первый информационный вход блока суммирования соединен с выходом мультиплексора, второй информационный вход бока суммирования является входом переноса устройства, третий информационный вход блока суммирования является входом нулевого разряда второго операнда устройства, цетвертый информационный вход блока суммирования является входом (и - 1) -го разряда второго операнда устройства, пятый информационный вход блока суммирования является входом (и - 2) -го разряда второго операнда устройства, пер 140 З 0615 1 О 15 20 25 30 35 40 45 50 55 вый выход блока суммирования является выходом второго операнда устройства, второй выход блока суммирования является выходом распространения переноса устройства, третий выход блока суммирования является выходом нулевого разряда второго операнда устройства, четвертый выход блока суммирования является выходом первого разряда второго операнда устройства, пятый выход блока суммирования является выхо. дом (и - 1) -го разряла второго операнда устройства, второй информационный вход мультиплексора является входом выдвигаемых разрядов второго операцла устройства, первый управляющий вход мультиплексора соединен с первым ВыходоМ блока управления и с вторым информационным входом коммутатора, второй и третий управляющие входы мультиплексора соединены соответст. венцо с вторым и третьим выходами блока уира Влеция, четвертый и ц 5 ть 41 ВыхОд которого соелинецы соответственно с вторым и третьим управляюцими входами блока суммирования, третий вход блока управления соединен с тактовым входом счетчика циклов, первым входом блока формирования признака активности и с шиной синхронизации устройства, четвертый вход блока управления соединен с выходом первого элемента 2 И-ИЛИ и является Входом-выходом завершения операции устройства, второй вход блока формирования признака активности соединен с выходом тричсра и с первым входом второго элемегга 2 И-ИЛИ, третий вход блока формирования признака активности соединен с выходом (К 1)-го разряда счетчика циклов (где К - разрядность счетчика) и с первым входом четвертого элемента И, четвертый вход блока формирования признака активности соединен с выходом (К- - 2)-го разряда счетчика циклов, с первым входом первого элемента 2 ИЙЛИ и с вторым входом второго элемента 2 И-ИЛИ, пятый вход блока формирования признака активности соединен с входом элемента НЕ, третьим входом второго элемента 2 И-ИЛИ, вторым и третьим входами первого элемента 2 И-ИЛИ, управляющим входом коммутатора, первым входом пятого элемента И и является входом определения старшего модуля устройства, шестой вход блока формирования признака активности соединен с выходом четвертого элемента И и является входом выходом запуска устройства, седьмой вход блока формирования признака активности соединен с выходом второго элемента 2 И-ИЛИ, четвертым входом первого элемента 2 И-ИЛИ и является входом-выходом счета устройства, выход коммутатора является выходом переноса из (и - 1) -го разряда устройства, выход элемента НЕ соединен с четвертым входом второго элемента 2 И-ИЛИ, вход установки в О триггера соединен с выходом нулевого разряда счетчика циклов, а Выход пятого элемента И является входом-выходом значения разряда частного устройства. отличающееся тем, что, с целью расширения функциональных возможностей за счет выполнения операций над дробными числами с фиксированной запятой, в него введены первый и второй элементы ИЛИ, треий элемент 2 И-ИЛИ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый вход первого элемента ИЛИ соединен с первым выходом дешифратора, второй вход первого элемента ИЛИ соединен с Вторым выходом дешифратора, первым входом третьего элемента 2 И-ИЛИ и с первым входом кола операции блока приема и выдачи, выход первого элемента ИЛИ соединен с пятым и шестым входами второго элемента 2 И-ИЛИ, пятым Входом первого элемента 2 И-ИЛИ, пятым входом блока управления, вторым входом первого элемента И, восьмым входом блока формирования признака активности и с вторым входом кода операции блока приема и выдачи, первый вход второго элемента ИЛИ соединен с третьим выходом дешифратора, второй вход второго элемента ИЛИ соединен с четвертым выходом дешифратора и с первым входом шестого элемента И, выход второго элемента ИЛИ соединен с шестым входом первого элемента 2 И-ИЛИ, вторым входом четвертого элемента И, шестым входом блока управления, вторым входом третьего элемента 2 И-ИЛИ, девятым вхолом олока формирования признака активности и с третьим входом кода операции Олока приема и выдачи, второй вход шестого элемента И соединен с третьим входом третьего элемента 2 И-ИЛИ и является входом- выходом завершения операции устройства, выход третьего элемента 2 И-ИЛИ соединен с вторым сдвиговым входом блока приема и выдачи, выход шестого элемента И соединен с третьим сдвиговым входом блока приема и выдачи, четвертый вход третьего элемента 2 И-ИЛИ соединен с выходом блока формирования признака активности и с управляющим входом блока приема и выдаци, третий информационный вход которого является входом-выходом нулевого разряда первого операнда устройства, четвертый информационный вход блока приема и выдачи является входом первого разряда второго операнда устройства, пятый информационный вход блока приема и выдачи является входом (и - -1) -го разряда первого операнда устройства, шестой ицформационный вход блока приема и выдачи соединен с выходом пятого элемента И, второй вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого соединен с выходом старшего разряда регистра, а второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с шестым выходом блока суммирования и вторым входом блока управления.2. Устройство по п. 1, отличающееся тем, что блок управления содержит первый и второй элементы НЕ, первый, второй и третий триггеры, элемент И, первый, второй и третий элементы 2 И-ИЛИ, элемент ЗИИЛИ и элемент 5 И-ИЛИ, причем входы установки в О первого, второго и третьего триггеров соединены и являются установочным входом блока управления, вход первого элемента НЕ соединен с первым входом первого элемента 2 И-ИЛИ, первым входом элемента 5 И-ИЛИ, первым входом второго элемента 2 И-ИЛИ и является первым входом блока управления, вход второго элемента НЕ соединен с информационным входом первого триггера, вторым и третьим входами первого элемента 2 И-ИЛИ, вторым и третьим входами элемента ЗИ-ИЛИ, с вторым входом второго элемента 2 И-ИЛИ и является третьим входом блока управления, вход синхронизации первого триггера соединен с входом синхронизации третьего триггера и является третьим входом блока управления, информационный вход второго триггера соединен с первым входом третьего элемента 2 И-ИЛИ и является четвертым входом блока управления, четвертый и пятый входы элемента ЗИ-ИЛИ обьединены и соединены с вторым, третьим и четвертым входами элемента 5 И-ИЛИ, третьим и четвертым входами второго элемента 2 И-ИЛИ, вторым входом третьего элемента 2 И-ИЛИ, первым входом элемента И и являются пятым входом блока управления, шестой вход элемента ЗИ-ИЛИ соединен с пятым входом элемента 5 И-ИЛИ, третьим входом третьего элемента 2 И-ИЛИ и является шестым входом блока управления, выход первого элемента НЕ соединен с седьмым входом элемента ЗИ-ИЛИ, шестым входом элемента 5 И-ИЛИ и пятым входом второго элемента 2 И-ИЛИ, выход второго элемента НЕ соединен с седьмым и восьмым входами элемента 5 И-ИЛИ и шестым входом второго элемента 2 И-ИЛИ, прямой выход второго триггера соединен с девятым и с десятым входами элемента 5 И-ИЛИ, прямой выход первого триггера соединен с восьмым входом элемента ЗИ-ИЛИ и одиннадцатым входом элемента 5 И-ИЛИ, инверсный выход второго триггера соединен с девятым, десятым и одиннадцатым входами элемента ЗИ-ИЛИ, с двенадцатым и тринадцатым входами элемента 5 И-ИЛИ, с седьмым и восьмым входами второго элемента 2 И-ИЛИ, с четвертым входом третьего элемента 2 И-ИЛИ и с вторым входом элемента И, инверсный выход первого триггера соединен с четырнадцатым и пятнадцатым входами элемента 5 И-ИЛИ, информационный вход третьего триггера соединен с выходом первого элемента 2 И-ИЛИ прямой выход третьего триггера соединен с двенадцатым входом элемента ЗИ-ИЛИ, с шестнадцатым и семнадцатым входами45 50 тый вход второго элемента 2 И-ИЛИ является третьим информационным входом блока, пятый вход второго элемента 2 И-ИЛИ яв. ляется четвертьм информационным входом блока, пятый вход первого элемента 2 ИИЛИ является пятым информационным входом блока, шестой вход первого элемента 2 И-ИЛИ является шестым информационным входом блока, выход нулевого разряда регистра является первым выходом блока, выход первого разряда регистра является вторым выходом блока, выход (и - 1) -го разряда регистра соединен с вторым входомэлемента И, выход которого является третьим выходом блока, остальные выходные разряды регистра соединены соответственно с вторыми входами элементов И блока элементов И, выходы которых являются четвертым выходом блока приема и выдачи,элемента 5 И-ИЛИ н с девятым входом второго элемента 2 И-ИЛИ, инверсный выход третьего триггера соединен с тринадцатым входом элемента ЗИ-ИЛИ, с восемнадцатым 5 девятнадцатым и двадцатым входами элемента 5 И-ИЛИ, с четвертым входом первого элемента 2 И-ИЛИ и с десятым входом второго элемента 2 И-ИЛИ, выход элемента ЗИ.ИЛИ является первым выходом блока выработки управляющих сигналов, выход элемента 5 И-ИЛИ является вторым выходом блока выработки управляющих сигналов, выход второго элемента 2 И-ИЛИ является третьим выходом блока управления, выход третьего элемента 2 И-ИЛИ является четвертым вы ходом блока управления, выход элемента Иявляется пятым выходом блока управления.3. Устройство по и. 1, отличающееся тем,что блок приема и выдачи содержит регистр, элемент И, группу элементов И и первый и второй элементы 2 И-ИЛИ, причем инфор.мационный вход регистра является первым информационным входом блока, вход (и - 2)- го разряда регистра является вторым информационным входом блока, первый управляющий вход регистра является первым сдвиговым входом блока, первые входы группы элементов И объединены и являются установочным входом блока, первый вход первого элемента 2 И-ИЛИ является первым входом кода операции блока, первый вход второго элемента 2 И-ИЛИ является вторым 30 входом кода операции блока, второй входпервого элемента 2 И-ИЛИ является третьим входом кода операции блока, второй управляющий вход регистра соединен с первым входом элемента И, третьим входом первого элемента 2 И-ИЛИ и является вторым сдви говым входом блока, третий управляющийвход регистра соединен с вторым входом второго элемента 2 И-ИЛИ и является третьим сдвиговым входом блока, четвертый вход первого элемента 2 И-ИЛИ соединен с третьим входом второго элемента 2 И-ИЛИ и является управляющим входом блока, четвер 1403061314вьход первого элемента 2 И-ИЛИ соединен с (г - 1)-м разрядом информационного входа регистра, выход второго элемента 2 ИИЛИ соединен с первым разрядом информационного входа регистра.14030674 7 Х 7 Б бСоставитель В. ГусевРедактор Л Огар Техред И. Верес Корректор М. ларошиЗаказ 286 /40 Тираж 704 ПодписноеВНИИПИ Государственного комитета СССР по дс.ам изойрстений и открятий113035, Москва, Ж - 35, Раушская ни 6., д. 4 5Г 1 роизводственно-полиграфицеское предприятие, г. Ужгород, п. Проектная, 4