Адаптивная система обработки данных

о СССР6, 1980,(54) СТЕМА ОБРАБОТКИ блас- еспеГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРпО делАм изОБРетений и ОткРытии(57) Изобретение относитсяти вычислительной техники чивает повышение пропускной способности системы. Цель изобретения -увеличение пропускной способностисистемы за счет адаптации режимовобработки к решаемым задачам. Система содержит и блоков памяти заявок, и счетчиков заявок, опющих адрес в соответствующих блокапамяти заявок, п процессоров и ширатор количества заявок. В зависи -мости от количества заявок в первоблоке памяти заявок шифратор количества заявок задает подпрограммуобработки в процессорах. 2 з,п,ф-лы, 5 ил.Изобретение относится к вычислительной технике, в частности кадаптивным вычислительным системам,производящим поточную обработкуданных в зависимости от зяданпыхспособов обработки и характеристиквходного потока данных, и можетбыть применено в измерительно-вычислительных комплексах, работающих вреальном масштабе времени,Пель изобретения - увеличениепропускной способности системы эясчет адаптации режимов обработки крешаемым задачам,На фиг. 1 представлена схема системы, на фиг, 2 - функциональнаясхема шифратора количества заявок,на фиг, 3 - то же, блока синхронизации, на фиг, 4 - временная диаграмма работы блока синхронизации процессора, на фиг, 5 - блок-схема алгоритма работы процессора,Система содержит первый блок 1памяти заявок, первый счетчик 2 заявок, п процессоров 3, пблоков 4памяти заявок, исчетчиков 5 заявок, шиФратор 6 количества заявок,Каждый процессор 3 содержит блок7 обработки, состоящий из арифметическо-логического узла 8, регистра9 признаков, группу регистров 10общего назначения, две шины 11, 12данных, узел 13 микропрограммногоуправления, узел 14 памяти микрокоманд, конвейерный регистр 15 микрокомянд, коммутатор синхросигналовна трех элементах И 1618, Крометого, каждый процессор 3 содержитрегистр 19 режима и блок 20. синхронизации.ШиФратор 6 количества заявок содержит ( фиг, 2) два регистра 21 и22, две схемы 23 и 24 сравнения, дваэлемента И 25 и 26,элемент ИЛИ 27,регистр 28 признаков.Блок 20 синхронизации содержит(фиг. 3) триггер 29 пуска, четыреэлемента И 3033, три элемента3436 задержки, элемент НЕ 37.На временной диаграмме (фиг 4) работы блока 20 синхронизации процессора представлены импульсы 38 системной синхронизации, сигнал "Пуск" 39, синхроимпульсы 40 на входах блока 13 микропрограммного управления и регистра 15 микрокомянд, синхроимпульсы 41 на входе первого элемента И 16, синхроимпульсы 42 на входе блока 8 и группы регистров 1 Ообщего назначения, синхроимпульсы 43на входе второго элемента И 17, синхроимпульсы 44 ня входе третьего элемента И 18, сигнал "Сброс" 45, сигналы 46 микрокоманд на выходе регистра 5Арифметическо-логический узел( АЛУ ) Я предназначен для выполнения1 О арифметических и логических операций при обработке данных,Регистр 9 признаков предназначендля хранения признаков результата,получаемого в АЛУ. Управление форми 15 рованием и занесением признаков результата в регистр 9 осуществляетсяс помощью кода управления признаками, поступающего с регистра 15 микрокоманд,20 Группа регистров 1 О общего назначения является двухадресной памятью,предназначенной для хранения исходных данных и промежуточных результатов АЛУ,25 Узел 13 микропрограммного управления предназначен для формированияадреса следующей микрокоманды в зависимости от сигналов управления адресом с узла 14, сигналов призна 30 ков с регистра 9 признаков, сигналоврежима с регистра 19 режимов. Узел14 памяти микрокоманд представляетсобой программное запоминающее устройство,Конвейерный регистр 15 микроко 35манд предназначен для реализации конвейерного принципа выполнения микрокомянд, при котором цикл выполнения текушей микрокоманды совмещаетсяс циклом выборки последующей.Счетчики 2 и 5 предназначены дляорганизации стековой дисциплиныдоступа к памяти,Блоки 1 и 4 предназначены длясоздания очередей заявок к процессорам 3 и повышения их загрузки(уменьшения простоев) при организации поточной обработки данных,Система работает следующим образом. Первоначально счетчики 2 и 5, регистры 9, 10, 15, 9, 28, триггеры 29 находятся в нулевом состоянии. В регистрах 21 и 22 хранятся значения граничных адресов.Рассмотрим работу системы для случая, когда обработка данных может производиться в следующих режи 12674294мах; режим оптимальной обработки;режим упрощенной обработки, близкой к оптимальной; режим усеченнойобработки.Рабочий цикл системы разделяется на два этапа: этап накоплениязаявок на обслуживание и этап обработки заявок. На этапе накоплениязаявок на вход блока 1 памяти заявок от источника заявок поступаютзаявки на обслуживание, При этом посопроводительным сигналам осуществляются установка блока 1 в режимзаписи и увеличение содержимогосчетчика 2 на единицу,В начале этапа обработки заявокв шифраторе 6 определяется режим обработки. При этом содержимое счетчика 2, которое характеризует количе- ство поступающих заявок на обработку, сравнивается с помощью схем 23и 24 сравнения с содержимым регистров 21 и 22, в которых хранятся значения граничных адресов (А, и А).Если содержимое счетчика 2 (А) меньше значения первого граничного адреса (АА), то назначается режим оптимальной обработки. Если выполняется условие А,А А, то назначается режим упрощенной обработки,близкой к оптимальной. Если количество заявок превышает второе пороговое значение (при АА), то назначается режим усеченной обработки,По сигналу "Пуск", который поступает в начале этапа обработки, признак режима заносится в регистр 28признаков,Процесс обработки заявок начинается с поступления сигнала 39 "Пуск"на блок 20 синхронизации первогопроцессора 3, При этом устанавливается в "1" триггер 9 пуска и разреша.ется прием признака режима в регистр19. Единичное состояние триггера 29разрешает прохождение синхроимпульсов 38 с управляющей шины 7 системычерез элемент И 32 на схему формирования временной диаграммы, выполненную на элементах 3337. Временная диаграмма блока 20 синхронизации приведена на фиг. 4.Работа каждого из процессоров 3организуется в соответствии с алгоритмом выполнения микропрограмм.На фиг. 1 приняты следующие обозначения: блок 47 - прием признака режима в регистр 19, блок 48: - проверка соответствия признака режиму 1, блок 49 - проверка соответствияпризнака режиму 2; блок 50 - выборкамикрокоманды из узла 14 на регистр15, блоки 5153 - формированиеадреса микрокоманды в узле 13 длясоответствующего режима, блок 54выдача кода микрооперации в АЛУ 8и кодов адресов, признаков записи(считывания) в группу регистров 10;10 блок 55 - выполнение микрооперации вАЛУ 8 с операндами, выбранными иэгруппы регистров 1 О, и формированиепризнаков результата в регистре 9;блок 56 - проверка признака разрешения запроса; блок 57 - выдача запроса и прием данных в группу регистров10; блок 58 - проверка признака окончания операции, блок 59 - выдача сигнала "Пуск" на следующий процессор 3,20 блок 60 - проверка признака разрешения выдачи, блок 61 - увеличение содержимого счетчика 5 на единицу, блок62 - выдача данных через шину 12 иблок 4, блок 63 - проверка наличия25 сигнала Сброс (отсутствия заявокна обработку),Особенностью представленного алгоритма является то, что в нем имеются параллельные ветви, которые могутвыполняться одновременно, Например,прием текущей микрокоманды из узла14 на регистр 15 совмещается с формированием адреса следующей микрокоманды, что соответствует конвейерномупринципу выполнения микрокоманды,35При этом начальный адрес микропрограммы (адрес первой микрокоманды)определяется кодом режима, которыйхранится в регистре 19,40Микропрограммы обработки по каждому из режимов обработки представляют собой определенную последовательность микрокоманд, которые хранятсяв узле 1445Код режима поступающий с регистрра 19 режима, используется как кодмикрокоманды, определяющей определенную последовательность действийпри обработке в соответствующем ре-жиме.После .того, как очередная микрокоманда принята в регистр 5, начинается выполнение инструкций, зцдан"ных в коде микрокомаиды. При этом науправляющие входы узла 8 выдаетсякод микрооперации, а на управляющие входы группы регистров 10 коды адресов используемых регистров и признаки режима обращения к ним.12 б 7429 5Применение группы регистров 1 Г),представляющей собой двухадреснуюпамять, позволяет за один машинныйтакт выполнять операцию над содержимым двух регистров группы 10, Прием5данных в один регистр из блоксв 1или 4 производится при наличии в определенном разряде регистра 15 признака разрешения запроса,При наличии признака окончанияоперации в данном процессоре 3 наследующий процессор выдается сигнал"Пуск", При необходимости выдатьданные из процессора 3 в блок 4 памяти заявок вначале содержимое счетчика 5 увеличивается на единицу, азатем производится передача данныхс выхода АЛУ 8 через шину 12 вблок 4.Работа процессоров 3 продолжаетсядо окончания обработки всех заявок,поступивших в блок 1 памяти заявок,Для пояснения назначения управляющих входов группы регистров 10 общего назначения РОН ), АЛУ 8 и регистра 9 приведем структуру микрокоманды ГИК),1.икрокоманда состоит из двух частей: постоянной и переменной. Постоянная часть содержит поле у дляЭОуправления микрооперациями в АПУ 8,поле Х 1 для управления логикой признаков, поле Х 2 для кодированияфункций переходов к следующему адресу микропрограммы.Переменная часть МК содержит поляА 1 и А 2 для кодирования адресов регистров в группе регистров 10, 9 общего назначения и признаков режимов,в которых производится обращение крегистрам (признаки П 1 и П 2). Крометого, в переменную часть входит поле г для кодирования вспомогательныхуправляющих сигналов, таких как сиг налы разрешения запроса и выдачи,окончания операции и т.п,45На управляющие входы АЛУ 8 выдается код микрооперации, который задается в разрядах поля У, На управляющие входы группы регистров 10 выдаются коды адресов по обоим каналам 5 ОРОН и признаки режима обращения ( считывание-запись), задаваемые в поляхА 1 и А 2. Причем считывание данных извыбранного регистра производится вфазе с синхроимпульсом 42, а записьв противофазе .синхроимпульсом 42,поступающим на синхровход группы регистров 10. ЬНа управлявшие входы регистра 9 признаков выдаются сигналы управления логикой признаков, кодируемые в поле Х 1, С помощью этих сигналов осуществляется маскирование определенных разрядов регистра 9, В общемслучае в регистре 9 содержится следующая информация о результатах выполнения операций в АЛУ 8: И=1, ес 1ли результат отрицательный, 2=1,если результат равен О, Ч =1, еслибыло переполнение при выполненииарифметической операции, С=1 при переносе из старшегс разряда,При равенстве нулю определенного разряда в поле Х 1 значение соответствующего признака в регистре 9маскируется и не участвует в формировании следующего адреса микрокоманды,Блок 14 памяти заявок работаетв следующих режимах, В режиме записи:вначале содержимое счетчика 5 увеличивается на единицу, а затем производится запись в блок 1 ( 4 ), Врежиме считывания: вначале производится считывание данных, а затемуменьшение содержимого счетчика 5,По окончании процесса обработкизаявки в первом процессоре 3 в определенном разряде регистра 15 микрокоманды появляется признак окончанияопераций, который поступает на входблока 20 синхронизации. По этомусигналу при единичном состоянии триггера 29 пуска через элемент И 31 навход второго процессора 3 выдаетсясигнал "Пуск", который поступает вблок 20 синхронизации и устанавливает в "1" триггер 29 пуска данногопроцессора,Блок 20 синхронизации второго процессора 3 по импульсам 38 системной синхронизации формирует синхроимпульсы временной,циаграммы 40-44.Результаты обработки второго процессора 3 поступают во второй блок 4 буферной памяти. Запуск и работа последующих процессоров 3 осуществляется аналогичным образом.В процессе обработки заявок по мере их считывания иэ блока 1 памяти заявок уменьшается содержимое счетчика 2, С помощью элемента И 25 шифратора 6 управления режимами проверяется равенство нулю содержимого счетчика 2Если все заявки из блока 1 считаны и содержимое счетчи 7 12ка 2 равно нулю, то с выхода элемента И 25 через элемент ИЛИ 27, навторой вход которого может поступатьсигнал сброса от внешнего источника,выдается сигнал "Сброс, гоступающийна управляющих вход регистра признакови через управляющую шину 7системы на вход блока 20 синхронизации первого пооцессора 3, По сигналу45 "Сброс" в блоке 20 при наличиипризнака окончания операции с регистра 15 через элемент И 30 обнуляется триггер 29. При этом запрещаетсявыборка сигналов временной диаграммы, С инверсного выхода триггера 29сигнал "Сброс" выдается в блок 20синхронизации второго процессора 3,Останов второго и последующихпроцессоров 3 осуществляется после. довательно после выборки в них признаков окончания операций.Результаты обработки данных адаптивной системой обработки выдаютсяпотребителю с выхода последнего процессора 3,Предлагаемая система не создаетэкономии аппаратных средств, но повышает пропускную способность системыеФормула изобретения1. Адаптивная система обработки данных, содержащая и процессоров, первый блок памяти и заявок, выход которого подключен к информационному входу первого процессора, выход управления считыванием заявки которого соединен с входом считывания первого блока памяти заявок, выход управления запуском -го процессора подключен к одноименному входу (+ +1)-го процессора (ь.=1п), причем каждый процессор содержит блок обработки, блок синхронизации и коммутатор сннхросигналов, информационный вход блока обработки является одноименным входом процессора, выход управления считыванием заявки которого соединен с первым выходом коммутатора синхросигналов, первый управляющий вход которого соединен с выходом запроса блока обработки, отличающаяся тем, что, с целью увеличения пропускной способности за счет адаптации режимов обработки к .решаемым задачам, в нее введены шифратор количества заявок, и счетчиков заявок, 67429 8 5 1 О 15 20 25 30 35 40 45 50 55 пблоков памяти заявок, информационный вход и вход записи первогоблока памяти заявок являются входомзаявок и входом записи заявок системы, выход 1-го счетчика заявокподключен к адресному входу 3-гоблока памяти заявок (3 =1, ,и), выход первого счетчика заявок подключен к информационному входу шифратора количества заявок, вход запуска которого является входом запускасистемы и соединен с входом запускапервого процессора, информационныйвыход шифратора количества заявокподключен к входам задания режимоввсех процессоров, вход сброса шифратора количества заявок являетсявходом сброса системы, а выходсброса подключен к входу сброса первого процессора, входы синхронизации всех процессоров соединены с входом синхронизации системы,. выходсброса д-го процессора подключен кодноименному входу (+1)-го процессора, суммирующий и вычитающий входыпервого счетчика заявок соединены свходом сопровождения заявок системыи с выходом управления считываниемзаявки первого процессора, информационный выход -го процессора подключен к информационному входу (++1)-го блока памяти заявок., выходкоторого подключен к информационному входу (1.+1)-го процессора, выходуправления записью заявок и выходномера заявки 1.-го процессора подключен к входу записи (+1)-го блока памяти заявок и к суммирующемувходу (+1)-го счетчика заявок соответственно, выход управления считыванием заявок 1-го процессора подключен к вычитающему входу 1-го счет.чика заявок и к входу считывания1-го блока памяти заявок (1=2,п)причем в каждый процессор введенрегистр режима, информационный входкоторого соединен с входом заданиярежима процессора, выход регистрарежима подключен к входу задания режима обработки блока обработки,выходы приема на обработку и запросаблока обработки подключены к второму и третьему управляющим входамкоммутатора синхросигналов соответственно, выход программного запускаблока обработки подключен к одноименному входу блока синхронизации,входы запуска, сброса, синхронизациии выходы сброса и управления запусб 7429 5 1 О 15 20 30 912 ком которого являются одноименными входами процессора, с первого по шестой выходы блока синхронизации подключены к входу синхронизации регистра режима, к входам управления запуском и обработкой блока обработки и к информационным входам с первого по третий коммутатора синхросигналов соответственно, информационный выход блока обработки и второй и третий выходы коммутатора синхросигналов являются информационным выходом и выходами управления записью заявок и номера заявок процессора, причем шифратор количества заявок содержит два регистра, две схемы сравнения, регистр признаков, элемент ИЛИ и два элемента И, первые информационные входы первой схемы сравнения образуют информационный вход шифратора и соединены с первыми информационными входами второй схемы сравнения и с входами первого элемента И, выход которого подклю. чен к первому входу элемента ИЛИ, второй вход которого является входом сброса шифратора, а выход является выходом сброса и подключен к входу сброса регистра признаков, вход синхронизации и выход которого являются входом запуска и информационным выходом шифратора соответственно,выходы первогои второго регистров подключены к вторым информационным входам первой и второй схем сравнения соответственно, выходы Больше или равно" и "Меньше или равно которых соответственно подключены к первому и второму информационным входам регистра признаков, третий информационный вход которого подключен к выходу второго элемента И, первый и второй входы которого под, ключены к выходам Меньше" и "Больше соответственно первой и втсрой схем сравнения.2. Система по п, 1, о т л и ч аю щ а я с я тем, что блок обработки содержит узел микропрограммногоуправления, узел памяти микрокоманд,конвейерный регистр микрокоманд,арифметическо-логический узел, регистр признаков и группу регистровобщего назначения, вход признаковузла микропрограммного управленияявляется входом задания режима блока,выход узла микропрограммного управления подключен к адресному входуузла памяти микрокоманд, первый вы 35 40 45 50 55 10ход которого подключен к информационному входу конвейерного регистра микрокоманд, выходы соответствующих разрядов которого соединены с выходами признака обработки и программного запуска блока и с входами управления арифметическо-логического- узла, регистра признаков и регистров общего назначения группы, выходы регистра признаков и второй выход узла памяти микрокоманд соединены с входами соответствующих логических условий узла микропрограммного управления, вход синхронизации которого является входом управления запуском блока и соединен с входом синхронизации конвейерного регистра микрокоманд, входы синхронизации, первый и вторые информационные входы- выходы арифметическо-логического узла и регистров обшего назначения группы соединены с входом управления обработкой блока и через первую и вторую шины данных с информационным входом и выходом блока соответственно.3, Система. по и, 1, о т л и ч аю щ а я с я тем, что блок синхронизации содержит триггер пуска, четыре элемента И, три элемента задержки, элемент НЕ, причем первые входы с первого по третий элементов И являются входами сброса, программного запуска и синхронизации блока соответственно, вход установки триггера пуска соединен с входом запускаи с первым выходом блока, второйвход первого элемента И соединен спервым входом второго элемента И,выход первого элемента И соединен свходом сброса триггера пуска, прямой выход которого соединен с вторы-.ми входами второго и третьего элементов И, выходы которых являютсявыходами управления запуском и вторым выходом блока соответственно,инверсный выход триггера пуска является выходом сброса блока, выходтретьего элемента И соединен с первым входом четвертого элемента И,через первый элемент задержки с третьим выходом блока через второй элемент задержки с вторым инверснымвходом четвертого элемента И и черезэлемент НЕ с пятым выходом блока,выход четвертого элемента И соединен счетвертым выходом блока и через третий элемент задержки с шестым выхо-дом блока.12 267429 Поле Х Поле Х 2 Пол Поле А 1 Поле А 2 Поле 2 Управление лоП 2 Вспомогательные Постоянная часть микроко- Переменная часть микрокомандыманды Кодмикроперций гикойпризнаков Код функции перехода П Код первого ад реса РО Код вто рого ад реса РО управляющие разряды267429 Составитель А.Ушаковедактор Н.Слободяник Техред А.Кравчук КОрректор С.Черни 5777/4 писнССР а 4/ роизводственно-полиграфическое предприятие, г. Ужгород, ул, Проектн Тираж 671 ВНИИПИ Государственною по делам изобретений 13035, Москва, Ж, РаП комитета открыти ская наб