Аналоговое запоминающее устройство

К АВТОРСКОМУ ЕТ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Уфимский авиационный институт им. Орджоникидзе(56) 1; Авторское свидетельство СССР 9 47086.3, кл С 11 С 2700, 1975.2. Авторское свидетельство СССР 9 756486, кл. С 11 С 27/00, 1980 (прототип).(54)(57) 1. АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕУСТРОЙСТВО, содержащее Основной блок. памяти, входы первой группы которого являются информационными входамиустройства, первый вход основного блока памяти соединен с первой шиной напряжения смещения, блок управления, .выходы первой группы которого соединены с входами второй группы основного блока памяти, первый вход блоКа управления соецинен с шиной напряже,ния синхронизации, первый распределитель импульсов, выходы первой группы которого соединены с входами треть" ей группы основного блока памяти,6первый выход первого распределителя импульсов соединен с вторым входом блока управления, первый генератор фонового тока, выход которого соеди. нен с первым входом первого.переклю- чателя тока, второй и третий входы которого соединены с первым и вторым выходами блока управления, накопи- тельный элемент, выполненный на конденсаторе, одна из обкладок которого соединена с шиной нулевого потенци-: ала и с первым выходом первого пере.ключателя тока, второй выход которого соединен с другой обкладкой кон-, денсатора и с первым входом формиро-: вателя выходного сигнала, второй вход формирователя выходного сигнала соединен с третьим выходом блока уп-, равления, вход первого распределителя импульсов соединен с четвертым выходом блока управления, вторую, третью и пятую шины напряжения смещения, отличающееся тем, что, с целью повышения точности и помехоустойчивости, в него введеныдополнительный блок памяти, второй распределитель импульсов, преобразователи напряжение - напряжение, блок коррекции, второй генератор фонового, тока, компаратор, генератор разрядного тока, генератор задающего тока, второй, третий, четвертый переключатели тока, триггер, усилитель и пассивный элемент, один из выводов ко-торого,соединен с первым выходом ос:новного блока памяти и с первым вхо-дом компаратора; второй и третийвходы которого соединены о выходами 1 Л ,второго переключателя тока, первый ф ф и второй выходы компаратора соедине-, ( . ны с входами усилителя, выход которого соединен с первым входом триг-: гера, второй вход триггера соединен, с пятым выходом блока управления, ффффф выходы триггера соединены свходами.первого преобразователя напряжение напряжение, первый вход второго пе-реключателя тока соединен с выходом генератора задающего тока, второй .и третий входы второго переключателя Нфщ тока соединены соответственно с вы- ф ходами триггера, третий выход компаратора соединен с второй шинойнапряжения смещения, другой вывод пассивного элемента соединен с треть-ей шиной напряжения смещения, первый вход третьего переключателя тока соединен с выходом второго генератора фонового тока, второй и третий входЫ третьего переключателя тока соединены соответственно с шестым и с седьмым выходами блока управления, выход генератора разрядного тока соединен ..с первым входом четвертого переключателя тока, второй и третий входы которого соединены соответственно .1015445 с выходами первого преобразователянапряжение - напряжение, первые выходы третьего и четвертого переключателей тока соединены с первымвходом компаратора, второй вход которого соединен с вторыми выходамитретьего и четвертого переключателейтока, первый и второй входы блокакоррекции соединены соответственнос Выходами первого преобразователянапряжение - напряжение, третий ичетвертый входы блока коррекции соединены с первыми и вторыми выходамитретьего и четвертого переключателейтока, пятый и шестой входы блока коррекцйи соединены соответственно свыходами второго преобразователянапряжение - напряжение, выходы блокакоррекции соединены с четвертыми ипятыми входами третьего и четвертогопреобразователей напряжение - напряжение, седьмой вход блока коррекциисоединен с четвертой шиной напряжения смещения, выходы третьего преобразователя напряжение - напряжениесоединены с входами первой группыдополнительного блока памяти, входывторой группы которого соединеныс выходами первой группы второгораспределителя импульсоввходы третьей группы дополнительного блока памяти соединены с пятой шиной напряжения смецения, выход дополнительного блока памяти соединен с другойобкладкой конденсатора, вход и выход 1Изобретение относится к автоматике и вычислительной технике и, в частности, к технике аналоговых запоминающих устройств, может быть использовано в автоматизированных системах управления объектами и технологическими процессами, в различных информационно-измерительных системах сбора и хранения информации об однократных быстроизменяющихся процессах, например, в высокотемпературной плазме.Известно аналоговое запоминающее .устройство, содержащее ячейку памяти, переключатель тока, выходной согласуюций каскад, вход которого подклю,чен к выходу накопительного конденсатора 1.В данном устройстве из-эа конечного сопротивления переключателя тока и нелинейности его вольтамперной Й характеристики в области малых напряжений существенно возрастают по" грешности недозаряда накопительного конденсатора, что ограничивает точвторого распределителя импульсов соединены соответственно с восьмым вы-ходом и с третьим входом блока управления,2, Устройство по п, 1, о т л ич а ю щ е е с я тем, что блох коррекции состоит из второго генератора ,задаюцего тока, гчтого и шестого переключателей тока и нагрузочного элемента, один из выводов которого является четвертым входом блока коррекции, другой вывод нагруэочного элемента соединен с первым выходом шестого переключателя тока и является первым выходом блока коррекции, второй выход шестого переключателя тока является третьим входом блока коррекции, первый и второй входы шестого переключателя тока являются первым и вторым входами блока коррекции, третий вход шестого переключателя тока соединен с первым выхо" дом пятого переключателя тока, второй выход которого соединен с вторым входом шестого переключателя тока, выход второго генератора задаюцего тока соединен с первым входом пятого переключателя тока, второй вход которого является шестым входом блока коррекции, третий вход пятого переключателя .тока является пятым входом блока коррекции, второй выход шестого переключателя тока является вторым выходом блока коррекции. ность и диапазон преобразуемых сигналов по длительности .и амплитуде.Наиболее близким из известных по технической сущности является аналоговое запоминающее устройство, содержащее ячейки памяти, каждая иэ которых содержит элемент заряда, элемент считывания и накопительный элемент, например, конденсатор, одна иэ обкладок которого подключена к шине нулевого потенциала, а другаяк элементу заряда и к входу элемента считывания, управляющий генератор, вход которого является входом . устройства, Выходы управляющего генератора подключены к элементам заряда соответствуюцих ячеек памяти, тактовый генератор, выход которого 1 подключен к входу регистра сдвига, выходы которого подключены к входам соответствующих элементов считывания, генератор Фонового, тока, переключатель тока, один иэ входов которого подключен к выходу генератора фонового тока, другие - к. выходам тактового генератора и генератора фонового токаи выходной накопительный элемент, например, конденсатор, одйа из обкладок которого подключена к шине нулевого потенциала, а другая -, к выходу переключателя тока и к вхо- . 5 ду выходного согласующего элемента 2 ),Недостатками известного аналого . вого запоминающего устройства является низкая достоверность и информа ционная надежность вследствие иска жения записываемой информации о распределении энергии сигналов на входах первичных измерительных преобразователей (пиро.-, пьезо-, фотодатчи. ков и т.д.) мультинликативной и аддитивной составляющими погрешностями, возникающими из"за разброса и Флукту" ации параметров первичных измерительных преобразователей и элементов заряда ячеек памяти и наличия фона, неоднородность и величина которого в ряде практических случаев может превыаать величину полезного сигнала в несколько десятков и даже сотни раэ, и искажение записанной информации мультипликативной и,адпитивной25 составляющими погрещностями при хранении и считывании из-за разброса и флуктуации, параметров накопительных элементов и элементов считывания ячеек памяти. Кроме того, время хра- ЗО нения информации в устройстве незначительно вследствие малых значений величин зарядов в накопительных элементах ячеек памяти (10-10 д -10010 "К), что накладывает повышенноеЗ 5 .требование к быстродействию периферийных устройств преобразования величин энергии входных сигналов в. .цифровой код.Цель изобретения - повышение точ ности.и помехоустойчивости устройства.Поставленная цель достигается тем, что в запоминающее устройство, содержащее основной блок памяти, вхо"45 ды первойгруппы которого являются информационными входами устройства, первый вход осйовного блока памяти соединен с первой шиной напряжения смещения, блок управления, выходы первой группы которого соединены с входами второй группы основного блока памяти, первый вход блока управления соединен с шиной напряжения синхронизации, первый распределитель импульсов, входы первой группы которого соединены с входами третьей группы основного блока памяти, первый выход распределителя импульсов соединен с вторым входом блока управления,-первый генератор фоново го тока, выход которого соединен с первым входом первого переключателя тока, второй и третий входы которого соединены с первым и вторым выходами блока УпРавления, накопительный эле мент, выполненный на конденсаторе,одна из обкладок которого соедннейас шиной нулевого потенциала и с первым выходом первого переключателятока, второй выход которого соединенс,пругой обкладкой конденсатора ис первым входом формирователя выход"ного сигнала, второй вход Формирователя выходного сигнала соединен стретьим выходом блока управления,вход первого распределителя импульсов соединен с четвертым выходом блС"ка управления, вторую, третью, четвертую и пятую шины смещения, введены дополнитЕльный блоК памяти, второй распределитель импульсов, преобразователи напряженке - напряжение,блок коррекции, второй генеРаторфонового тока, компаратор, генераторразрядного тока, генератор эадающегстока, второй, третий, четвертый пе-реключатели тока, трйггер, усилительи пассивный элемент, один из выводов которого соединен с первым выходом основного блока памяти н с первым входом компаратора, второй итретий входы которого соединены свыходами второго переключателя тока,первый и второй выходы компаратора,соединены с входами усилителя, выхоДкоторого соединен с первым входомтриггера, второй. вход триггера соединен с пятым выходом блока управления, выходы триггера соединены свходаье первого преобразователя напряжение - напряжение, первый входвторого переключателя тока соедннецс выходом генератора задающего токавторой и третий входы второго переключателя тока соединены соответственно с выходами триггера, третИйвыход компаратора соединен с второйшиной напряжения смещения, другойвывод пассивного элемента соединенс третьей шиной напряжеиия смещения,первый вход третьего переключателятока соединен с выходом второго генератора Фонового тока, второй.итретий входы третьего переключателятока соединены соответственно с шестым и с седьмым выходами блока управления, выход генератора разрядноготока соединен с первым входом четвертого переключателя тока, второйи третий входы которого соединенысоответственно с выходами первогопреобразователя напряжение - напряжение, первые выходы третьего и четвертого переключателей тока соединены с первым:входом компаратора,второй вход которого соединен с вторыми выходами третьего и четвертогопереключателей тока, первый и второй входы блока коррекции соединенысоответственно с выходами .первогоШреобразователя напряжение - напря"жение, третий и четвертый входы блока коррекции соединены с первыми ивторыми выходами третьего и четвер.того переключателей тока, пятый ишестой входы блока коррекции соединены соответственно с выходами второго преобразователя напряжениенапряжение, выходы блока коррекЦии5соединены с четвертыми и пятыми вхо"дами третьего и 1 четвертого преобразователей напряжение - напряжение,седьмой вход блока коррекции соединен с четвертой шиной напряжения сме щення, выходы третьего преобразователя напряжение - напряжение соединены с входами первой группы допол. нительного блока памяти, входы второй группы которого соединены с вы- (5ходами первой группы второго распределителя импульсов, входы третьейгруппы дополнительйого блока памятисоединены с пятой шиной напряжениясмещения, выход дополнительного блока памяти соединен с другой обкладкой конденсатора, вход и выход второго распределителя импульсов соединены соответственно с восьмым выходом и с третьим входом блока управления.Кроме того, блок коррекции состоит из второго генератора задающеготока, пятого и шестого переключателей тока и нагрузочного элемента,один из выводов которого являетсячетвертым входом блока. коррекции,другой вывод нагрузочного элементасоединен с первым выходом шестогопереключателя тока и является пер-.вым выходом блока коррекции, второйвыход шестого переключателя токаявляется третьим входом блока коррекции, первый и второй входы шестого переключателя тока являются первым и вторым входами блока коррекции, третий вход шестого переключателя тока соединен с первым выходомпятого переключателя тока, второйвыход которого соединен с вторым входом шестого пеРеключателя тока, выход второго генератора задаю 1 цеготока соединен с первым входом пятого переключателя тока, второй входкоторого является шестым входом блока коррекции, третий вход пятогопереключателя тока является пятымвходом блока коррекции, второй выходшестого переключателя тока являетсявторым выходом блока коррекции,На фиг. 1 изображена функциональная схема предлагаемого устройства,на фиг. 2 - временная диаграмма, поясняющая работу устройетва.Устройство (фиг. 1) содержит основной блок 1 памяти, блок 2 управ 1 ления, распределители 3 и 4 импульсов, формирователь 5 выходного сигна-,ла, переключатели 6-9 тока, генераторы 10 и 11 фонового тока, генератор 12 разрядного тока, генератор 13.задающего тока, преобразователи 14-1665 напряжение - напряжение, компаратор 17, усилитель 18, триггер 19, дополнительный блок 20 памяти, блок 21 коррекции, накопительный элемент на конденсаторе 22, шину 23 напряжения синхронизации, шины 24-28 напряжения смещения, шину 29 нулевого потенциала. Блок 21 корр кции содержит переключатели 30 и 31, генератор 32 задающего тока и нагрузочный элемент 33, которые сгруппированы в отдельные ячейки 34 компенсации.Основной блок 1 памяти содержит ячейки 35 памяти. Дополнительный блок 20 памяти содержит генератор 36 зарядного тока, переключатели 37 тока, конденсаторы 38 и элементы 39 считывания.Каждая ячейка 35 памяти содержит накопительный элемент на конденсаторе 40, переключатели тока на транзисторах 41-43, транзистор 44 элемента считывания, диодные ключи 45-47.На временной диаграмме (фиг. 2) поясняющей принцип работы предлагаемого устройства, обозначено: О импульс синхронизации, Е . - сигналВХ 1 на входе 1-го.информациоййого датчика (не показан), где= 1, 2, и, Ф-Ф 6 - импульсы на выходах блока 2 управления, поступающие на входы основного блока 1 памяти; Ф , Ф- ,Ф 7- импульсы на выходах распределйтеля 3 импульсов) ГГ - импульсы на выходах преобразователя 14, фв. р фееФ 8 импульсы на выходах преобразователя 15, О ., О ,О(, - напряжение на конденсатоРах 38, Ф 9, Ф 9 2.Ф - импульсы на выходах расйределителА 4, Оь- напряжение на выходе устройства.Предлагаемое устройство функционирует следующим образом.В исходном состоянии, Например, в момент времени о, на соответствующие входы и выходы ячеек 35 памяти блока 1 памяти поданы потенциалы с блока 2 управления и с распределителя 3.Причем потенциалы Ф, Ф з запирают диодные ключи 45 и 46, потенциалы Ф 2 , ф запирают транзисторы 42 и 43 переключателей тока ячеек 35 памяти, потенциал Ф 5 держит открытым транзистор 41 переключателя тока ячеек 35 памяти, потенциал Ф запирает диодный ключ.47, потенциалы Ф 1 , Ф.2,Ф- держат запертыми транзйсторы 44 элементов считывания, В этот же момент времени 1 с выходов преобразователя 15 к первым управляющим входам переключателя 30 тока ячеек 34 компенсации поданы потенциалы Ф 1, Ф 82, , Фц, котоРые держат переключатели 30 тока в таком положении, что выходные токи генератора 32 тока ячеек 34 компенсации поступают на вторую шину 27 смещения. так7 10154 же в момент времени са токопитающийвход компаратора 17 посредством переключателя 7 тока отключен от генератора 13 тока, выходной ток которого поступает на шину 25 смещения. В момент времени сс 1 на выходах преобразователя 16 имеются потенциалы, которые держат транзисторы переключателя 37 тока запертыми, кроме одного, и выходной ток генератора 36 зарядного тока поступает через него на 10 шину 28 смещения, На выходах распределителя 4 импульсов в момент времени со имеются потенциалы .Ф 91, Ф 92 уФ 9 , которые держат запертыми транзисторы элементов 39 считывания. 15уфТак же в момент времени св выходы генератора 10 фонового тока и гене.Ратора 12 .разрядного тока подключены к шине 26 смещения.В момент времени с., т.е. когда -щ на первый вход блока 2 управления приходит импульс синхронизации 0 блок 2 управления вырабатывает строб- импульсы Ф Ф 2, ф длительностью Т.1= с 2- с , прйчем потенциал строб импульса Ф отпирает диодные ключи 45, потенциалы стробимпульсов ф, Ф 5 отпирают транзисторы .42, запирают транзисторы 41 и держат запертыми транзисторы 43 переключателя тока ячеек 35 памяти. С задержкой, равной времени появления на выходах блока 2 управления стробимпульсов, на входах первичных измерительных преобразователей (фото-, Пиро-, пьезодатчиков и т,д.) - информационных датчи- З 5 ков поступают одновременно и исследуемых (измеряемых) сигналов.На информационные входы устрой-. ства поступают сигналы, содержащие полезный сигнал 1,.(с) и фон 1 ф(с), 40Накопительные элементы - конденсаторы 40 через транзисторы 42 ячеек 35 памяти заряжаются током 1 КЗа время Т., конденсаторы 40 заряжяются током 1.(с) до напряжения1 яп 1= ЧС /С 1,., где ц,. - заряд на первой обкладкеконденсатора 401 =.йейки 35 памяти, накоплен:ный за время Т50С . - величина емкости конденса-.14тора 40 1-ячейки 35 памяти.В момент времени с блок 2 управ-.2ления вырабатывает импульсы Ф 1, Ф 24 Ф потенциалы которых возвращают транзисторы 41-43 переключателей тока и диодный ключ 45 в исходное состояние, в котором они находились до мМкейта времениВ момент .времени с, который может совпадать с моментом времени с, 60 блок 2 управления вырабатывает строб- импульсы Ф, Ф, Ф длительностью Т "= с, - с Т.причем потенциал стробймпульса Фз отпирает диодный ключ 46, потенциалы стробимпульсов, у Ф 4 Ф, отпирают транзистор 43, запирают транзистор 41 и держат запертыйтранзистор 42 переключателя тока яче-,ек 35 памяти.На входах информационных датчиков (не показаны) имеются входныесигналы Е(с) - ЕФ,. Еф. (с), а на и"выходах сигналы 11;( с) = Р 1 РД ф(С),где Е., (с) - Фон на входе первогоинформационного датчика в .течениевремени Тс+- Конденсаторй 40 через транзистор43 переключателя тока ячеек 35 памяти перезаряжаются током121( ) 2 РОР 11 Фл 3 ф, (с)где 1,2;(с - ток коллектора транзис.тора 43 переключателя тока в 1-ячейки 35 памяти,с; - коэффициент передачи потоку транзистора 43 переключателятока в 1-ячейки 35 памяти.За время Т конденсаторы 40 разрядятся током 1, 2 (с) до напряженияФд"и.1 = дц;С 1;где В;= О.,.1- Ч; - остаточныйзаряд на конденсаторе 40 1-ячейки35 памятизаряд на первой обкладке конденсатора 40 1-ячейки 35 памяти, накопленный за время Т,фо .к Ндф Е - за-"%2- 21 0 О ф 1 ф 1ряд на второй обкладке конденсатора40 1-ячейки 35 памяии, накопленньйза время Т 2.С 2 - Величина емкости конденса,тора 40 1-ячейки 35 памяти,В течение некоторого времени,напрИмер, в интервале ТЗ= с-с, за-ряды дц,. хранятся в накопительныхэлементах - конденсаторах 40 ячеек35 памяти и сохраняют свое значениес погрешностью, определяемой токамиутечки запертых транзисторов 44элементв считывания ячеек 35 памяти,которые заперты в течение временинакопления и хранения информации,:при этом момент включения транзистора элемента 44 считывания первойячейки 35 памяти может совпадатьс моментом времени с.Режим считывания,с ячеек 35 памяти и перезаписи информации в блок 20памяти осуществляется следующим образом.С выходов распределителя 3 импульсов последовательно подаются отпирающне импульсы считывания ф 7, Ф 2,Ф на управляющие входы транзис"торов 44 элементов считывания ячеек14 1015445 13 Юхан только от величины входного сигнала Е; и не зависят от разброса параметров информационных датчиков и элементов самого устройства.Происходят стробирования компаратора (отключения эмиттеров транзисторов компаратора от генератора задающего тока во время переноса зарядов д; ), что позволяет преобра-. зовать заряды величины 10 " -10;"з К во временной интервал Тф с погрешностью 0,1-0,5.1Использование общего выходного накопительного элемента-конденсатора уменьшает погрешность считывания в 2-3 раза, так как скачки на- пряжения на выходном накопительном элементе-конденсаторе зависят только от величины информационных зарядов,1015445 фя Составитель А. ВороЕ. Папп Техред С.Мигунова Ред ака та СССРытийаб., д. 4/5 Проектная,Фг Ф.а 1 Йг Мг ь гг 8 р й 1 ЩФфуьв вФ 3224/49 Тираж. 594ВНИИПИ Государственного комнтпо делам изобретений и откр 13035, Москва, Ж, Раушская Патент", г. Ужгород,орректор л, Бькшан