Устройство для отображения графической информации на экране электронно-лучевой трубки

и 940213 Союз СоветскихСоциапнстическихРеспублик ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУло делам нзобретеннй н открытий( 54) УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ГРАФИЧЕСКОЙИНФОРМАЦИИ НА ЭКРАНЕ ЭЛЕКТРОННОЛУЧЕВОЙ ТРУБКИ Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении устройств и систем отображения информации.Известны аналоговые устройства, поз 5 воляющие отображать на экране электроннолучевой трубки графическую информацию. В этом устройстве формирование сигналов, подаваемых на выходные каскады и систему отклонения электроннолучевой трубки, производится с помощью схем, ссстояших из дифференциальных усилителей, аналоговых интеграторов, аналоговых умножителей 1. 5Общим недостатком этих устройств является низкая точность формируемых сигналов отклонения, что приводит к искажениям информации, неприемлемым в большинстве современных радиотехничес- гО ких информационных систем.Наиболее близким по технической сушности к преалагаемому устройству является цифровой генератор графической итформации, содержащий по каждой из координат первый цифро-аналоговый преобразователь (ЦАП) и усилитель постоянного тока (УПТ), подключенный к отклоняющей системе электроннолучевой трубки (ЭЛТ), блок управления, первый входкоторого соединен с кодовой шиной данных, являющейся первым входом устройства и подключенной к первому входублока синхронизации, второй вход блокауправления подключен к кодовой шинеадресов, являющейся вторым входом устройства 2. Сушественным недостатком этого устройства является малая скорость отображения векторной графической информации, ограниченная быстродействием цифровых элементов, формирующих сигналы отклонения. При использовании для построения этого устройства, например, цифровых микросхем серии 155 н выборе частоты синхронизации, равной 6 мГц, вектор максимальной алины на современной ЭЛТ,(66 нс (2."О") -110-340 Мкс что снижает общий обьем отображаемой информации и не соответствует требованиям, прецьявляемым к современным радиотехническим информаци онным системам.Цель изобретения - повышение быстро. пействия устройства. 10Поставленная цель постигается тем, что в устройство соцержащее по каждой из координат первые цифро-аналоговые преобразователи (ЦАП ) и усилитель постоянного тока (УПТ), подключенный котклоняющей системе ЭЛТ, блок управле- ния, первый вхоц которого соединен с коповой шиной данных, являющейся первым входом устройства и подключенной к первому входу блока синхронизации, второй вхоп блока управления попключен к коповой шине адресов, являющейся вторым входом устройства, введены по кажпой из коорцинат первые регистры, вхопы которьд соединены с кодовой шиной данных, первые и вторые умножители, первые вхопы которых соединены с выходами первых регистров, вторые регистры, выхопы которых подключены к вхопам первых ЦАП, коммутаторы по коорпинатам Х и У, первые входы которых соединены с коповой шиной данных, вторые входы - с выхопами первых умножителей, третьи вхоцыс выходами вторых умножителей, вычислители, первые вхопы которых соединены. с выхоцами коммутаторов по координатам З 5 Х и У, вторые вхопы - с выходами вторых регистров, а выходы попключены к вхопам вторых регистров, последовательно соединенные межпу собой сумматор и40 блок памяти, выход которого попключен к входу УПТ, первые вхоцы сумматоров соепинены с выхопами первых ЦАП, а также последовательно соединенные интегратор, вторые БАП и третьи регистры, входы которых соединены с выходами вы 45 числителей, выходы интеграторов - с вторыми вхопами сумматоров, компаратор, выход которого подключен к модулятору ЭЛТ, первый коммутатор, входы которого соецинены с соответствующими выхопами вычислителей, четвертый регистр вхоц которого соединен с выходом первого коммутатора и третий ЦАП, вход которого соединен с выходом четвертого регистра, а выхоц соединен с первым вхоцом 55 хомпараторов, второй коммутатор, вхоцы когорого подключены к соответствующим выходам интеграторов, а выхоц - к второму вхопу компаратора, пятый регистр, вход которого соединен с кодовой шиной цанных, а выход - с вторым вхопом вторых умножителей, целитель частоты, вход которого является третьим входом устройства, а выход соепинен с вторым входом блока синхронизации, с вторым вхопом первых умножителей и третьим входом блока управления, причем выход блока синхронизации поцключен к четвертому вхоцу блока управления.На чертеже препставлена структурная схема устройства отображения графической информации на экране электроннолучевой трубки.Устройство сопержит по кажпой из координат первые регистры 1,2, первые умножители 3, 4, вторые умножители 5, 6, коммутаторы 7, 8 по коорпинатам Х и У, вычислители О, 10, вторые регистры 11, 12, первые цифро-аналоговые преобразователи (ЦАП) 13, 14, сумматоры 15, 16, блоки 17, 18 памяти, усилители 19, 20 постоянного тока, ЭЛТ 21, третьи регистры 22, 23, вторые ЦАП 24, 25, интеграторы 26, 27, первый коммутатор 28, четвертый регистр 29, третий ЦАП 30, комп арат ор 3 1, вто рой коммутатор 32, пятый регистр 33, блок.34 управления, пелитель 35 частоты, блок 36 синхронизации, коповую шину 37 данных и кодовую шину 38 ацресов,Кодовая шина 37 цанных препназначена пля поцачи информационных кодов, необходимых цля отображения графической информации (команпных слав, коцов51 иЪсобр наклона вектора, кода длины вектора, кода К масштабного коэффициента пля выбора необхопимой скорости отображения первичной развертки, копов начальной позиции Хо и Уо )Коповая шина 38 адресов препназначена цля поцачи коцов апресов, опрецеляющих конкретный приемник коповой информации, Третий вхоп устройствпреп- назначен пля попачи синхросерии частот Ьо,При отображении векторов и линий развертки в каждый момент времени полжно выполняться соотношение между сигналами отклонения по ортогональным осямХи У Х-Хо У-Уо(1)91 иЪ СоВгпе Х У - коорпинаты начальной точр Оки вектора (линии развертки);79402линий развертки частота Х ца выходецелителя 35 частоты определяется управляюшим сигналоч, формируемым блоком34 управления,Блок 36 синхронизации вычисляет вречедюй интервал, в течение которого формируются полные прирдшения цифровойступенчатой функции, Блок 36 синхронизации, по сути являющийся преобразователем код-время, может быть пострсх.н, 1 Онапример, на основе цифрового счетчика,в который через кодовую шину 37 данныхзаносится в обратном коде Б старшихразрядов кода длины вектора (линии развертки) с., пешифраторд нулевого кодаи триггера, запоминаюшего выходной сигнал пешифратора. С выхопа целителя 35частоты на второй вход блока 36 синхронизации подается пачка импульсов частоты 1 . При этом блок 36 синхрониза-щции выпает сигнал окончания временногоинтервала после прохожпения числа импульсов 1, равного числу, записанномув В старших разряпах кода плюс 1. Впервый регистр 1 по оси Х и 2 по осиУ записываются копы тригоцочетрически."функций Балии С 05,. которые хранятсятдм в течение всего времени отображениявектора или линии развертки.Первые умножители 3 и 4 по каждой зоиз координат используется пля вычисленияприращений Ь Х =51 ИЬоС и Ь 1 = СО 5 Ъ Ь спля цифровых ступенчатых функций (6) и(7). Вычисление производится путеч временного учножения пачки импульсов35поступаюшей с делителя 35 частоты навторые входы этих элементов, на коды51 И 5 и соьр, снимаемые с первыхрегистров 1 и 2 по каждой из координат.Умножители 3 и 4 могут быть реализова 10ны, например, на основе интегратора спараллельным переносом.Вторые учножители 5 и 6 по кажцойиз координат являются умцожителями типа фкод на код". С их помощью вычисля 45ются значения ортогоцальцых составляющих ЬХо и Ь остаточного участка линии, величина которого ЪЙ записана в Амладших РазРЯдах копа с(, Копы 51 И иСа 5 р поцаются на первые входы вторых50умножителей 5 и 6 по каждой из координат, а А разряцов кода с(. поступают навторой вход с выхода пятого регистра 33,который выполняет роль регистоа памяти,получающего эту информацию с кодовойшины 37 данных, Б соответствии с управляющими сигналами от блока 34 управления через коммутаторы 7 и 8 по коорпинатам Х и У по каждой из коорцинат 13 8производится пропускание либо коца Х иУо начальной точки линии с коцовой шины3 7 данных, либо копа ЬХ и дУ с выхопапервых умножителей 3 и 4 по каждой изкоординат, либо копа Хд и ЬУр с выходов вторых умножителей 5 и 6 по каждойиз координат.Вычислители 9 и 10 (АЛУ) по каждой из координат выполняют следующие, арифметические и логические функции:1) Г=12) Г =-С3) АЙ=С+24) Г=С р5) Р=оНд первые вхопы вычислителей 9 и 10поступают коды с выхода коммутаторов 7и 8, Иа вторые входы поступают коды свыхода вторых регистров 11 и 12. Выбор функции работы вычислителей 9 и10 осуществляется блоком 34 упрдвлеЙия,Бычислители 9 и 10 по каждой изкоорпинат, выполняюшие перечисленныефункции, могут быть реализованы, например, на основе микросхем АЛУ типа155 ИПЗ, количество которых выбирается в соответствии с требуемой разряцностью, и схемами ускоренного переноса 155 ИП 4,Первые цифро-аналоговые преобразователи 13 и 15 на каждой из координатпреобразуют цифровой коп функций (6) и(7) в аналоговый сигнал соответствующей величины. Они содержат внутненниеэлементы памяти (дополнительные регистры) 39 и 40 и преобразователи 41 и42 код-ток по каждой из координат.Аналоговый сигнал, сглаживающийцифровую ступенчатую функцию, форчируется в соответствии с выражениями (8)и (9) после повательно соединенной цепочкой элементов по кажпой из координат: третьи регистры 22(23) - вторыеЦАП 24 (25) - интеграторы 26(27).Перед началом очередного периода кЬТ сглаживания цифроьой функции в третьи регистры 22 и 23 по каждой из координат записывается код подынтегральной величины ЬХ и ЬУ Вторые ЦАП 24 и 25 преобразу 1 от этот код в диалоговый сигнал нужной полярности, определяемый кадом знака соответствующей тригонометрической функции (т.е. ориентацией линии), поступающий от блока 34 управления, купа он записан с кодовой шины 37 данных, Интеграторы 26 и 27 по каждой из коор213 10 9 940цниат формируют сигнал, описываемый выражениями (8) и (9). Сумматорами 15 и 16 по квкцой из координат осуществляется суммирование сигналов с выходов первых ЦАП 13 и 14 и вы . ходных сигналов интеграторов 26 и 27.Сумматоры 15 и 16 могут быть реализованы, например, путем подключения токового выхода интеграторов 26 и 27 к точке суммирования (с малым входным 1 О сопротивлением) разрядных токов первых ЦАП 13 и 14. На висоде сумматоров 15 и 16 формируется пилообоазный сигнал, описываемый выражениями (4) и (5).Для исключения влияния выбросов в 15 пилообразном сигнале, возникающих по каждой из координат в моменты обнуления интеграторов 26 (27) и изменения кона в дополнительном регистре 39(40) ЦАП 13(,14), в устройстве применяются блоки щ 17( 18) памяти, Они состоят из ктеочевого элемента 43(44) и аналогового запоминающего элемента 45(46), например конденсатора.На время выброса и следующего за.ним переходного процесса в первых ЦАП 13 и 14 и интеграторах 26 и 27 ключевые элементы 43 и 44 размыкаются сигналом от блока 34 управления, при этом на аналоговых запсмина 1 скцих элементах 45 и 46 запоминаются уровни напряжения до начала выброса.Усилители 19 и 20 постоянного тока усиливают сигнал с выхода блоков 17 и 18 памяти цо веячины, достаточной цля подачи в отклоняющую систему ЭЛТ 21,35 которая осуществляет отклонение луча в любую точку экрана. Первый коммутатор 28 предназначен цля пропускания в цепь управления выключения подсвета, состояО щую из четвертого регистра.29, третьего ЦАП 30 и компаратора 31, кода орта. гональной составляющей остаточного участка 6 Я кода длины линии с, имеющего большую величину ( ЬХ или ЬУ ). Уп 45 равление пропусканием зависит от угла наклона линии р и осуществляется блоком 34 управления описанным выше способом. Аналогичным образом управляется и второй коммутатор 32, который пропускает сигнал интегратора 26 или 27 по50 одной из координат с большей ведичинойотклонения. Коды йХ или ЬУр с выхода первого коммутатора 26 записываются В четВертый регистр 29 и в третьем ЦАП 30 преобразуются с учетом знака Ваап ( СОЪ ) в аналоговый сигнал соот ветствующей полярности, Компаретор 31 в нужный интервал времени производит сравнение сигналов с выхода третьего ЦАП 30 и второго коммутатора 32. При равенстве уровней в этом интервале времени компаратором 31 выкаочается подсвет ЭЛТ.Устройство отображения графической информации работает слецукацим образом.Перец началом отображения вектора в устройство по кодовой шине 37 данных поступают коды, которые в соответствии с адресами, синхронно приходящими по кодовой шине 38 адрессв, записываются в следующие блоки и элементы: код начального положения Хо - во второй регистр 11 и в дополнительный регистр 39 первого ЦАП 13 по оси Х; код начального положения (о - во второй , регистр 12 и в дополнительный регистр 40 первого ЦАП 14 по оси У; код 81 и р - в первый регистр 1 по оси Х; коц соЪ - во второй регистр 2 по оси (; коц длины вектора о:- старшие В разряцов - в блок 36 синхронизации, младшие А разрядов - в пятый регистр 33; код масштабного коэффициента - в блок 34 управления, второй и третий разряды коца угла- в блок 34 уп равления; коды знаков Я 1 И и С 0 - в блок 34 управления.Пж записи кодов Х с, Уо блок 34 управления обеспе щвает их прохсисдение путем подключения к выходу коммутатора 7 и 8 его первого входа н установки в вычислителчх 9 и 10 функцииР=0После момента 11 записи этих кодов к выходу коммутаторов 7 и 8 подключается его третий вход, При этом на выходе вычислителеьи 10 по координатам Х и У к моменту начала написания вектора цолжны появиться вычисленные во вторых умнщсителях 5 и 6 коц ЬХ н Ь Уо . Больший из этих копов через первый коммутатор 28 посту пает на вход четвертого регистра 29. Импульс начала линии (ИНЛ), который может вырабатываться как блоком 34 управления, так и приходить извне, записывает этот код в четвертый регисто 29 и включает делитель 35 частоты. В случае отображения вектора вторичной информации выходная частота делителяравна Входной= ХоХронизация работы устройства произ водится двумя сериями 1,1 иравной частоты и сдвинутыми в блоке 34 управления друг относительно друга на половину периоца ЬТ. Серияопределяет моменты вычисления первыми умножите лями 3 и 4 и приращений ЬХ и ЛУ ш- фровой ступенчатой функции (6) и (7),записи во вторых регистрах 11 и 12значений этой функции, управляет блоком36 синхронизации, Серия 1 управляет 5записью кода приращений ьХ и л У в третьи регистры 22 и 23, записью кодовцифровой ступенчатой функции (6) и (7)во внутренних дополнительных регистрах39 и 40 первых цифро-аналоговых про Ообразователей 13 и 14, работой интеграторов 26 и 27 и блоков 17 и 18 памяти. После появления импульса началалинии блок 34 управления включает коммутаторы 7 и 8 в режим пропускания коцов с выхоца первых умножителей 3 и 4,Им же произвоцится перезапись во вторыерегистры 11 и 12 кода Х и У при выполнении вычислителями 9 и 10 функцииГ, ПослеАГУ 9 и 10 устанавливается 20режим Г=О, В момент -,4 первый импульссерии 2 оцновременно пере 11 исывает вовнутренние цополнительные регистры 39и 40 первых 1 ХАП 13 и 14 коцы значения цифровой функции (6) и (7) и в третьи регистры 22 и 23 - коцы ортогональных ЬХ и Ь У полных приражений Л 4.,Этим же импульсом размыкаются ключевые элементы 43 и 44 блоков 17 и 18памяти. По заднему фронту иъатульса за- О мыкаются ключевые эементы 43 и 44,включаются интеграторы 26 и 27 и начинается формирование пилообразногосигнала (8) и (9) по каждой из коорци-,нат с амплитудой, равной приращению ци- зфровой ступенчатой функции (6) и (7),Во время формирования пилообразногосигнала вычислители 9 и 10 вычисляютслецующий коц цифровой ступенчатой функции (6) и (7) Р = С Й 3, который втсрым импульсом серии 1 записывается во вторые регистры 11 и 12 и, вслец заэтим, пропускает вычисленны 1" первымиумножителями 3 и 4. при поступлении того же импульсакоц ЬХ и ЬУ слепую щего приращения цифровой ступенчатой функции (6) и (7). Передним фронтом второго импульса серии 1 д обнуляются интеграторы 26 и 27, размыкаются ключи 43 и 44 блоков 17 и 18 памяти, в цополнительные регистры 39 и 40 первых ЦАП 13 и 14 заносится новый коц цифровой ступенчатой функции (6) и (7), а в третьи регцстгы 22 и 23 - коц нового прирашения ЬХ и ЬУ.55После окончания этого импульса начинается формирование нового пилообразного сигнала относительно нового уровня цифровой функции, Далее формирование по 213 12лных приращений цифровой ступенчатой функции и сглаживания ее сигналом интегратора происхоцит аналогично, Блок 36 синхронизации считает импульсы серии и после прохожцения их числа, равного (в + 1) (гце в - число, записанное в В с та рших разряцах коца сс ), выцает на блок управления соответствующий логический сигнал (момент 1 ), При нулевом числе, содержащемся в В старших разряцах коца, режим воспроизведения остаточного участка устанавливается сразу же, В интервал времени 6 - 1 при форми 6ровании последнего из полных пилообразных сигналов через вычислители 9 и 10 (режим Р = 0) на вхоцы третьих Гегистров 22 и 23 поступает коц следующего полного приращения по кажцой из координат. После записи этого коца и начала формирования пилообразного сигнала по кажцой из коорцинат (момент т) блок 3 4 управления включает компа р ат ор 3 1, который определяет момент авенства большего пилообразного сигнала, прохоцяшего через третий коммутатор 32, и уровня, равного ЬХ или Ь Ур . В момент равенства этих сигналов (-1 ) компаратором 31 выключается поцсвет электроннолучевой трубки.В интервале времени 66- .(,вычислители 9 и 10 выполняют функция Р .=С.Таким образом, слецующий импульс серии 1(момент 18 ) перезаписывает во вторые регистры 11 и 12 ранее находившийся там коц. В интервале времени 8 -вычислители 9 и 10 выполняют функцию Р = О, так что импульс серии( момент 1 о ) записывает в третьи регистры 22 и 23 по кажцой из коорцинат нулевой коц, Оцновременно этим же импульсом, как и ранее обнуляются интеграторы 26 и 27 и размыкаются на время перехоцных процессов ключевые элементы 43 и 44 блоков 17 и 18 памяти по каждой из координат, После момента времени Е вычислители 9 и 10 выполняют функцию Г =, С + 3, и риче м на первый вхоц через коммутаторы 7 и 8 по кажцой из координат поцается коц Ь Х) и ЬУ с выхода вторых умножителей 5 и 6. На выхоце вычислителей 9 и 10 формируется коц, соответствующий конечной точке отображениявектора, который импульсом в момент 1.о записывается во вторые регистры 11 и 12, а в момент 1- в цополнительные регистры 39 и 40 первых ЦАП 13 и 14.При этом луч ЭЛТ коцом устанааливастся в конечную точку отображенногоРабота устройства при отображении линий развертки аналогична работе при1 О отображении векторов вторично.". информации с тем лишь отличием, что в соответствии с масштабирующим коэффициентом К изменяется частота импульсов:Г на выходе целителя 35 частоты и устанавливаются другие постоянные времени интеграторов 26 и 27 по каждой из координат. Таким образом, использование препла О гаемого устройства позволит отображать на экране ЭЛТ векторы вторичной информации с большей скоростью, что в сочетании с сохранением возможности воспроизведения линий первичной развертки в 25 этой же структуре удовлетворяет требованиям, предьявляемым к устройствам отображения информации радиотехнических информационных систем,ЗО 50 13 940 вектора и блоком 34 управления включа ется подсвет трубки. Последний имцульс серии 1 выпеляется блоком 34 управления как импульс конца линии и может быть использован пля установки в исхоп 5 ное состояние всех элементов устройства и выдачи на любые внешние вычислительные и управляющие блоки. При условии, что современные ЭЛТ обеспечивают 2 эле ментов разрешения11на диаметр трубки, коп длины вектора полжен выражаться 11-разрядным кодом, Если из них, например, 7 разрядов испочьзовать как старшие и по ним формировать цифровую ступенчатую функцию (6) и (7), а 4 разряда испоьзовать как младшие и по ним формировать пилообразные сглаживающие сигналы ( максимальной величины 2 =16 элементам разре 4шения экрана ЭЛТ), то время отображенив вектора максимальной длины (а= =111 1 1 111 1 11) составитпри 1=1,5 мГц45 Те 2 Т= 2.Я ГОО мко715 10 ь формула изобретения Устройство пля отображения графической информации на экране электроннолучевой трубки, содержащее по каждой из координат первые цифро-аналоговые цреоб. разователи и усилитель постоянного тока, подключенный к отклоняющей системе 213 14электроннолучевой трубки, блок управле ния, первый вход которого соединен с кодовой шиной данных, являющейся первым входом устройства и подключенной к первому входу блока синхронизации, второй вход блока управления подключен к коцовой шине адресов, являющейся вторым входом устройства, о т л и ч а ю - ,щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены по каждой из координат первые реги:тры, вхопы которых соединены с кодьвой шиной данных, первые и вторые умножители, первые входы которых соединены с выходами первых регистров, вторые регистры, выходы которых подключены к входам первых цифро-аналоговых преобразователей, коммутаторы по коог пинатам Х н У, первые входи которых соединены с кодовой шиной данных, вторые входы - с выхопами первых умножителей, третьи входы - с выходом вторых умножителей, вычислители, первые входы которых соепинены с выходами коммутаторов по координатам Х н У, вторые входы - с выходами вторьк регистров, а выходы подключены к входам вторьк регистров, последовательно соединенные сумматор и блок памяти, выход которого подключен к входу усилителя постоялого тока, первые входы сумматоров соепинены с выходами первых цнфро-аналоговьж преобразователей, а также последовательно соединенные интегратор, вторые цифро-аналоговые преобразователи и третьи регистры, вхопы которых соепинены с выходами вычислителей, выходы интеграторов соединены с вторыми входами сумматоров, компаратор, выход которого подключен к модулятору электроннолучевой трубки, первый коммутатор, входы которого соединены с соответствующими выходами вычистщтелей, четвертый регистр, вхоп которого соединен с высодом первого коммутатора, и третий циф-ро-аналоговый преобразователь, вход которого соединен с выходом четвертого регистра, а выход соединен с первым входом компаратора, второй коммутатор, входы которого подключены к соответствующим выхопам интеграторов, е выхоп - к второму входу компаратора, пятый регистр, вход которого соединен с кодовой шиной данных, а выход - с вторым входом вторых умножителей, делитель частоты, вход которого является третьим вхопом устройстве, а выход соепинен с вторымвходом блока синхронизации, с вторым входом первых умножителей и третьим входом блока управления, причем выход15 94021 блока синхронизации подключен к четвертому входу блока управления.Источники информации,принятые во внимание при экспертизе 3 16 1. Авторское свидетельство СССР М 542841, кл. Я 06 К 15(20, 1975,2. Патент США М 4115863,кл, 364-52, опублик. 1979 (прототип).