Устройство для управления встречно-параллельно включенными тиристорами

О П И С А Н И Е (и 884144ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистичесиихРеспублик(22) Зая влено 30,11.79 (21) 2845365/18-21 Н 03 К 17/72 с присоединением заявкиРкударотееииый комитет СССР ао делам изобретеиий и открытий.335 (088.8) Дата опубликования описания 23,11.81(72) Авторы изобретения басффЮ 31 т " с Л, Я. Новиков, И. А Тарасов н А, Д, Хрипунов чт н, .А;,;,:0.(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ВСТРЕЧНО- ПАРАЛЛЕЛЬНО ВКЛЮЧЕННЫМИ ТИРИСТОРАМИ Изобретение относится к автоматике и коммутационной технике и может быть использовано в тиристорных регуляторах переменного тока,Известно устройство для управления встречно- параллельно включенными тиристорами, содержащее подключенные к источнику переменного тока формирователь синхросигналов и фиксатор фазового угла, фазовый компаратор и распределитель сигналов запуска тиристоров, первый выход формирователя синхросигналов под 10 ключен к входу фиксатора фазового угла и первому входу фазового компаратора, второй вход которого соединен с выходом Фиксатора фазового угла, выход фазового компарато 5 ра подключен к первому входу распределителя сигналов запуска тнристоров, второй и третий входы распределителя сигналов запуска тирис.торов соединены соответственно с вторым и третьим выходами формирователя синхросигналов, а первый и второй выходы распределителя сигналов запуска тиристоров подключены к управляющим входам соответственно первого и второго тиристоров, включенных в цепь источника переменного тока последовательнос нагрузкой 11,Устройство имеет пониженную надежностьпрн коммутации питания нелинейной нагрузки,примером которой являются лампы накаливавания, калориферы. В обесточенном состояниисопротивление нелинейной нагрузки имеет ми.иимальную величину, которая в 10 - 15 раз меньше ее сопротивления в рабочем режиме. Поэтому подключение нелинейной нагрузки наполное напряжение питания сопровождаетсябросками тока через нее, пока сопротивлениене установится на уровне, соответствующемноминальному режиму. Упомянутые броски то.ка вызывают нерегруэку коммутирующих тирнсторов, что снижает надежность устройства.Наиболее близким к изобретению по техни.ческой сущности является устройство для управления встречно-параллельно включеннымитнристорами, содержащее подключенный к ис.точнику переменного тока формирователь парафаэных синхросигналов, формирователь импуль.сов, первый и второй входы которого соединедами формирователя парафазных синхросигналов, элемент 2 ИИЛИ, первый вход которого подключен к выходу формирователя импуль-. сов, усилитель, вход которого соединен с выходом элемента 2 ИИЛИ, а выход подключен к управляющим входам тиристоров, датчик тока, включенный последовательно с тиристорами и нелинейной нагрузкой в цепь источника переменного тока, компаратор, вход которого соединен с выходом датчика тока, ВЯ-триггер, Я-вход которого подключен к входной шине команды Пуск, а В-вход подключен к входной шине команды "Стоп", элемент задержки, информационный вход которого соединен с инверсным выходом ВЯ-триггера, а тактовый входс первым выходом формирователя парафазныхсинхросигналов, и два тактируемых ВЯ-триггера, тактовый вход первого тактируемого ВЯ-триггера подключен к выходу элемента задержки и третьему входу элемента 2 ИИЛИ, информационный вход подключен к инверсномувыходу ВЯ-триггера, а инверсный выход нодключен к информационному входу второго тактнруемого ВЯ-триггера, тактовый вход которого соединен с первым выходом формирователя. парафазных синхросигналов, Я-вход соединенс выходом комнаратора, В-вход соединен сВ.входом первого тактируемого ВЗ-триггера ипрямым выходом ВЯ-триггера, а прямой выход соединен со вторым входом элемента 2 И 2 ИЛИ Г 2,Данное устройство также имеет пониженнуюнадежность.При коммутации питания активной нелинейной нагрузки (ламп накаливания, калориферов)имеют место броски тока через тиристоры доустановления сопротивления нагрузки на уров.не, соответствующем . номинальному режиму.При коммутации питания нелинейной нагрузки, содержащей индуктивную составляющую(примером такой нагрузки является трансформатор), имеет место неравномерная загрузкатиристоров по току. Из-за влияния ЭДС состороны нагрузки, включение тиристоров происходит не в момент перехода коммутируемого,напряжения через нуль, а при равенстве нулюразности коммутируемого напряжения, и ЭДСнагрузки. В результате этого, тиристоры, вклю.чаемые в одном полупериоде, выключаютсятолько в следующем полупериоде коммутируемого напряжения. С уменьшением угла включения тиристоров наступает момент, когда угол выкщочения одного из них оказывается больше угла включения другого тиристора, Это сопровождаетса увеличением времени нахождения во включенном состоянии одного тиристора по сравнению с другим, что ведет к неравномерной загрузке тиристоров по току. Нарушение баланса токов через тиристоры имеет тенденцию к 84144 4.автоматическому увеличению, Например, притрансформаторной нагрузке оно сопровождается появлением постоянной составляющейтока через первичную обмотку трансформатора,что вызывает увеличение тока перемагничивания трансформатора, а следовательно, и увеличение ЭДС, в результате чего возрастает уголвыключения одного нз тиристоров и уменьша.ется время включения другого из тиристоров,1 О т,е, происходит дальнейшее увеличение разбаланса токов.Наличие бросков тока при включении активной нелинейной нагрузки и неравномерная загрузка тиристоров по току при коммутациипитания нелинейной нагрузки, содержащей индуктивную составляющую, снижает надежностьустройства,Цель изобретения заключается в повышениинадежности устройства,Е Цель достигается тем, что в устройство дляуправления встречно-параллельно включенными тиристорами, содержащее подключенныйк источнику переменного тока формировательпарафазных синхросигналов, формировательимпульсов, вход которого соединен с первымвыходом формирователя парафазных синхросиг.налов, элемент 2 ИИЛИ, усилитель, вход которого соединен с выходом элемента 2 ИИЛИ,а выход подключен к управляющим входамтиристоров, датчик тока, включенный последо.вательно с тиристорами и нелинеиной нагрузкой в цепь источника переменного тока, компаратор, вход которого соединен с выходомдатчика тока, и входную шину команды"Пуск"введены два элемента памяти, суммирующийЗф счетчик, генератор, три элемента сравнения,два дешифратора и элемент 2 И-НЕ, причемвход формирователя импульсов соединен свходом разрешения счета первого элемента памяти и вторым входом элемента 2 ИИЛИ,а выход формирователя импульсов подключенк входу синхронизации первого и второго эле.ментов памяти и ко второму входу элемента2 И.НЕ, второй выход формирователя парафаз.ных синхросигналов соединен с входом разре 4 ф щения счета второго элемента памяти и четвертым входом элемента 2 И.2 ИЛИ, вход на.правления счета первого элемента памяти нод.ключен к входу направления счета второгоэлемента памяти и выходу компаратора, вХодпредустановки первого элемента памяти соединен с входной шиной команды "Пуск", первымвходом элемента 2 И-НЕ и входом предустановки второго элемента памяти, выход первого элемента памяти подключен к первому входупервого элемента сравнения, первому входутретьего элемента сравнения и входу первого дешифратора, выход которого соединен с первым входом запрета вычитания первого злемен88444 3 Ь 5 М 2% ЗЬ Ы 40 43 50 5 5та памяти, выход второго элемента памяти со.единен с первым вхоцом второго элемента сравнения, вторым входом третьего элемента сравнения и входом второго дешифратора, выход которого подключен к первому входу запрете вычитания второго элемента памяти, второй вход первого элемента сравнения соединен со вторым входом второго элемента сравнения и выходом суммирующего счетчика, счетный вход которого подключен к выходу генератора, а вход сброса подключен к выходу элемен. та 2 И-НЕ, выход первого элемента сравнения соединен с первым входом элемента 2 И.2 ИЛИ, выход второгоэлемента сравнения соединен с третьим входом элемента 2 ИИЛИ, первый выход третьего элемента сравнения подключен к второму входу запрета вычитания первого элемента памятиа второй выход третьего элемента сравнения подключен к второму входу запрета вычитания второго элемента памяти.На фиг. 1 представлена структурная схема .устройства; на фиг. 2 - пример структурной схемы элемента памяти; на фиг. 3 - пример принципиальйой схемы тиристорного коммутатора, а на фиг. 4 - диаграммы, поясняющие работу устройства.Устройство (фиг. 1) содержит формирователь 1 парафазных синхросигналов, выход которого соединен с шиной 2 переменного тока, формирователь 3 импульсов, вход которого соединен с первым выходом формирователя 1 па рафазных синхросигналов, элемент 4 2 И 2 ИЛИ, усилитель 5, вход которого соединен с выходом элемента 4 2 ИИЛИ, а выход подключен к управляющим входам тиристоров 6, датчик 7 тока, включенный последовательно с тиристорами 6 и нелинейной нагрузкой 8 в цепь источника 9 переменного тока, компаратор 10, вход которого соединен с выходом датчика 7 тока, входную шину 11 команды "Пуск", первый элемент 12 памяти и второй элемент 13 памя- ти, суммирующий счетчик 14, генератор 15, пер. вый элемент 16 сравнения, второй элемент 17 сравнения, третий элемент 18 сравнения, первый дешифратор 19, второй дешифратор 20 и элемент 21 2 И-НЕ. Вход формирователя 3 импульсов соединен с входом разрешения счета первого элемента 12 памяти и вторым входом элемента 4 2 И.2 ИЛИ, а выход формирователя 3 импульсов подключен к входу синхронизации. первого 12 и второго 13 элементов памяти и ко второму входу элемента 21 2 И-НЕ, второй выход формирователя 1 парафазных син. хросигналов соединен с входом разрешения счета второго элемента 13 памяти и с четвер. тым входом элемента 4 2 ИИЛИ, вход направления счета первого элемента 12 памяти подключен к входу направления счета второго элемента 13 памяти и к выходу компаратора 10, вход предустановки первого элемента 12 памяти соединен с входной шиной 11 команды "Пуск",первым входом элемента 21 2 И-НЕ и входомпредустановки второго элемента 13 памяти, выход первого элемента 12 памяти подключен кпервому входу первого элемента 16 сравнения,первому входу третьего элемента 18 сравненияи входу первого дешифратора 19, выход которого соединен с первым входом запрета вычитания первого элемента 12 памяти, выход вто-рого элемента 13 памяти соединен с первымвходом второго элемента 17 сравнения, вторымвходом третьего элемента 18 сравнения и вхо.дом второго дешифратора 20, выход которогоподключен к первому входу запрета вычитаниявторого элемента 13 памяти, второй вход первого элемента 16 сравнения соединен со вторымвходом второго элемента 17 сравнения и выходом суммирующего счетчика 14, счетный входкоторого подключен к выходу генератора 15,а вход сброса подключен к выходу элемента21 2 И.НЕ выход первого элемента 16 сравне.ния соединен с первым входом элемента 42 ИИЛИ, выход второго элемента 17 сравнения соединен с третьим входом элемента 42 ИИЛИ, первый выход третьего элемента 18сравнения подключен к второму входу запретавычитания первого элемента 12 памяти, а второй выход третьего элемента 18 сравненияподключен к второму входу запрета вычита.ния второго элемента 13 памяти,Формирователь 1 парафазных синхросигналовможет быть выполнен на базе дифференциального усилителя, а формирователь 3 импульсовна основе ждущего мультивибратора с логической схемой на входе, обеспечивающей его запуск при каждом переходе синусоидального напряжения через нуль. Элемент 4 2 И.2 ИЛИ - широко распространенная логическая схема, Усилитель 5 - стандартный операционный уси. литель с согласующим транзисторным каскадом на выходе, Тиристоры 6 в оптронном варианте могут быть включены по,схеме, представленной на фиг. 3, В качестве датчика 7 тока может использоваться трансформатор тока с согласующим резистором и выпрямителем на выходе. Компаратор 10 может быть построен на основе стандартного операционного усилителя, Один из вариантов структурной схемы элементов 12 и 13 памяти приведен на фит. 2, содержащий элемент 22 2 ИЛИ, элемент 23 НЕ, элемент 24 2 И-НЕ, элемент 25 2 ИЛИ, ЯЯ-триггер 26, элемент 27 2 ИЛИ-НЕ, элемент 28 4 ИЛИ.НЕ и реверсивный счетчик 29. Суммирующий счетчик 14 и генератор 15 - широко распространенные элементы схемотехники. Элемен. ты 16; 17 и 18 сравнения могут быть выпал. иены на базе многоразрядных сумматоров, Де.8пульсов в первом и втором элементах 12 и 13памяти и суммирующем счетчике 14. Суммирующий счетчик 14, сбрасываемый в нуль в на.чапе каждого полупериода напряжения источника 9 переменного тока импульсом (фиг. 4 г),поступающим с выхода формирователя 3 импульсов через второй вход элемента 21 2 И-НЕ,вырабатывает сигналы временной кодовой развертки (фиг. 4 д), которые поступают с еговыхода на вторые входы первого и второгоэлементов 16 и 17 сравнения. При выравнивании кодов на входах первого и второго эле.ментов 16 и 17 сравнения, а также при дальнейшем возрастании кода на вторых входахэтих элементов на их выходах устанавливаетсяединичный сигнал. Единичные сигналы с выхо.дов первого и второго элементов 16 и 17 сравнения поступают, соответственно, на первый итретий входы элемента 4 2 ИИЛИ, где оникоммутируются парафазными сигналами, поступающими с выходов формирователя 1 пара-,фазных синхросигналов на второй и четвертыйвходы элемента 4 2 ИИЛИ,Единичный сигнал с выхода элемента 4 2 И.2 ИЛИ (фиг, 4 ж) обеспечивает через усилитель5 поочередное включение тиристоров 6,Начальный угол включения тиристоров 6 за.дается кодом, набранным на входах предустановки реверсивного счетчика 29 первого и вто- .рого элементов 12 и 13 памяти. При токах внелинейной нагрузке 8 (фиг. 4 м), не превы.шающих определенной величины, заданной вкомпараторе 10 установкой, на его выходесигнал имеет нулевой уровень (фит, 4 н). Этотсигнал поступает на вход направления счета перного и второго элементов 12 и 13 памяти,в которых он приходит на первый вход элемента 24 2 И-НЕ, на выходе которого форми.руется единичный сигнал, не оказывающийвлияния на ВЯ-триггер 26, к В-входу которого он прикладывается. При единичном сигналена входе разрешения счета первого и второгоэлементов 12 и 13 памяти импульсы нулевогоуровня, поступающие с выхода формирователя импульсов 3 на вход синхронизации первого и второго элементов 12 и 13 памяти, уста.навливают ВЗ-триггер 26 в единичное состояние.Единичный сигнал с выхода ВЗ-триггера 26 запрещает поступление через элемент 27 2 ИЛИ-НЕ. импульсов с выхода элемента 25 2 ИЛИ на входсуммирования реверсивного счетчика. 29. Напро.тив, нулевой сигнал с выхода ВБ.триттера 26разрешает поступление через элемент 28 4 ИЛИНЕ импульсов с выхода элемента 25 2 ИЛИ навход вычитания реверсивного счетчика 29,Счетные импульсы, поступающие на вход выщтания реверсивного счетчика. 29 с частотойнапряжения источника 9 переменного тока по. степенно уменьшают число, записанное в ревер. 884144шйфраторы 19 и 20 и элементы 21 2 И.НЕ,22 2 ИЛИ, 23 НЕ, 24 2 И-НЕ, 25 2 ИЛИ, ВЗтриггер 26, 27 2 ИЛИ-НЕ, 28 4 ИЛИ-НЕ и ре.версивный счетчик 29 - широко распространенные элементы схемотехники, в качестве которых могут использоваться, например, интегральные микросхемы серии 155.Устройство работает следующим образом.В исходном состоянии на входной шине 11сигнал имеет нулевой уровень (фиг. 4 а). Этотсигнал поступает на вход предустановки элементов 12 и 13 памяти, обеспечивая записьв них кода числа (фиг, 4 б, и, в) соответствующего количеству импульсов генератора 15,укладывающихся в части полупериода напряже-.ния источника 9 переменного тока, ограничен.ной начальным углом включения тиристоров 6;одновременно он запрещает счет входных им.пульсов, Нулевой. сигнал с входной шины 11команды "Пуск" приходит также на первыйзовход элемента 21 2 И-НЕ, с выхода которогок входу сброса суммирующего счетчика 14 прикладывается единичный сигнал (фиг. 4 г), устанавливающий в нем нулевой код (фиг, 4 д) изапрещающий счет импульсов (фиг.4 е), посту 23лающих с выхода генератора 15. Нулевой кодс выхода суммирующего счетчика 14 приходитна вторые входы элементов 16 и 17 сравнения,на первые входы которых поступают коды чисел с выходов первого и второго элементов 12и 13.памяти. На выходах. первого и второго,элементов 16 и 17 сравнения формируютсясигналы нулевого уровня, пока код на их вторых входах меньше кодов на их первых входах. С выходов первого и второго элементов16 и 17 сравнения нулевые сигналы поступают З 5на первый и третий входы элемента 4 2 ИИЛИ,обеспечивая на его выходе также нулевой сигнал (фиг, 4 ж), который через усилитель 5 удерживает тиристоры 6 в закрытом состоянии.Синусоидальное напряжение сети (фиг, 4 з), 40поступающее на формирователь 1 парафаэныхсинхросигналов по шине 2 переменного тока,преобразуется в парафазные синхроимпульсыпрямоугольной формы (фиг. 4 и, к), Сигнал, по-ступающий с первого выхода формирователя 1 41парафазных синхросигналов на вход формирователя 3 импульсов, преобразуется в импульсынулевого уровня (фиг. 4 л), длительность которых не превышает периоде следования тактовыхимпульсов генератора 15, Упомянутые сигналы мосуществляют коммутацию выходных сигналовпервого и второго элементов 16 и 17 сравнения, а также используются для выделения счетных импульсов в первом и втором элементах12 и 13 памяти. 5При подаче ко ананды "Пуск" на входнуюшину 11 команды "Пуск" приходит единичныйсигнал(фиг. 4 а), который разрешает счет им9 884144 сивном счетчике 29, что сопровождается уменьшением угла включения тиристоров 6 в соответствующем полупериоде напряжения источни,ка 9 переменного тока, По мере уменьшения утла включения тиристоров 6 ток (фиг, 4 м) в нелинейной нагрузке 8 будет возрастать, При увеличении его сверх установленной величины срабатывает компаратор 10, на выходе. которого формируется единичный сигнал (фиг. 4 н), поступающий на вход направления счета первого и второго элементов 12 и 13 памяти. Выходной сигнал компаратора 10 проходит на выход элемента 24 2 И-НЕ в том из элементов 12 и 13 памяти, на входе разрешения счета которого в этот момент оказывается единичнь,й сигнал с выхода формирователя 1 парафазных синхросигналов. Нулевой сигнал, приходящий с выхода элемента 24 2 И-НЕ на В-вход ВЗ-триггера 26, перебрасывает его из единичного состояния, в которое он периодически устанавливает 26 ся в начале поступления единичного сигнала на вход разрешения счета элемента памяти, в нулевое состояние, при котором запрещается поступление счетного импульса с выхода элемен. та 25 2 ИЛИ через элемент 28 4 ИЛИ-НЕ на вход25 вычитания реверсивного счетчика 29 и разрешается его прохождение через элемент 27 2 ИЛИНЕ на вход суммирования реверсивного счетчика 29, С увеличением числа, записанного в реверсивном счетчике 29, утол включения тиристоров 6 в соответствующем полупериоде возрастает, а ток в нелинейной нагрузке 8 уменьшается. После уменьшения тока через соответствующий тиристор б ниже установленного значения компаратор 10 перестанет переключать й 8-триггер 26 из единичного состояния в куле- З 5 вое, и счетные импульсы начнут поступать на вход вычитания реверсивного счетчика 29.При активной нелинейной нагрузке 8 скорость изменения угла включения тирнсторов б ограничивается обратной связью по току через 4 о датчики 7 тока и компаратор 10, Благодаря обратной связи обеспечивается баланс токов через оба тиристора 6 во всем диапазоне регулирования их угла включения 180 - 0. В конце переходного процесса включения тиристоров б 45 в реверсивном счетчике 29 первого и второго элементов 12 и 13 памяти устанавливается ну.левой код, соответствующий углу включения О, после чего дальнейшее поступление импульсов на вход вычитания реверсивного счетчика 29 50 запрещается единичным сигналом с выхода со. ответствующего дешифратора - 19 или 20, приходящим на третий вход элемента 28 4 ИЛИНЕ. 10 55При нелинейной нагрузке 8, содержащей индуктивную составляющую, регулирование угла включения тиристоров 6 в диапазоне от 180" до угла включения, находящегося в зоне 0 - 90, при котором ЭДС со стороны нагрузки 8 становится равной напряжению источников 9 переменного тока, происходит так же, как при .активной нелинейной нагрузке. Дальнейшее же уменьшение угла включения тиристоров 6 приводит к тому, что один из них "захватывает" начальный участок включения другого тиристора из.за влияния ЭДС со стороны нагрузки.В результате этого появляется разбаланс токов через тиристоры 6, величина которого начинает ограничиваться схемой регулирования угла вклю чения тиристоров. При увеличении разбаланса токов до величины, при которой величина тока через один иэ тиристоров превысит установ.ленную величину, угол включения соответству. ющего тиристора начнет увеличиваться. Угол включения другого тиристора будет продолжать уменьшаться, но только до тех пор, пока раз. ность кодов с выходов первого и второго элементов 12 и 13, определяющих угол включения тнристоров б, не превысит установленную величину, контроль чего осуществляет третий элемент 18 сравнения, на входы которого поступают сигналы с выходов первого н второго элементов 12 и 13 памяти. Третий элемент 18 сравнения выдает на обоих выходах нулевой сигнал, пока разность между кодовыми сигна. лами на его входах не превышает установлен. ной величины. Когда же разность между кодо. выми сигналами превысит установленную величину, третий элемент 18 сравнения сформирует единичный сигнал либо на первом выходе (фиг. 4 о), если кодовой сигнал на первом входе меньше ксдового сигнала на втором входе, либо на втором. выходе (фиг. 4 п), еслиодовой сигнал на первом входе больше кодо. аого сигнала на втором входе, При единичном сигнале на первом выходе третьего элемента 18 сравнения запрещается поступление счетных импульсов на вход Рычитания реверсивного счетчика 29 первого элемента 12 памяти н, следо. вательно, уменьшение утла включения одного из тирнсторов 6, а прн единичном сигнале на втором выходе третьего элемента 18 сравнения запрещается поступление счетных импульсов на вход вычитания реверсивного счетчика 29 вто. рого элемента 13 памяти и, следовательно, уменьшение угла включения другого из тпристоров 6. Благодаря этому обеспечивается авто. матическое ограничение не только величины тока через тиристоры 6, но и ограничение разности токов через них, что способствует умень.шению постоянной составляющей тока через источник переменного тока, уменьшение ЭДС со стороны нагрузки и выравниванию загрузки тиристоров по токуПри этом напряжение питания нелинейной нагрузки 8 имеет. вид симметричных импульсов (фиг. 4 р).884144 12а выход формирователя импульсов подключенк входу синхронизации первого и второго эле-ментов памяти и ко второму входу элемента2 И-НЕ, второй выход формирователя парафазных синхросигналов соединен с входом разреше.ния счета второго элемента памяти и четвертымвходом элемента 2 ИИЛИ, вход направлениясчета первого элемента памяти подключен квходу направления счета второго элемента памяти и выходу компаратора, вход предустановки первого элемента памяти соединен с входной шиной команды "Пуск", первым входомэлемента 2 И-НЕ и входом предустановки второго элемента памяти, выход первого элементапамяти подключен к первому входу первогоэлемента сравнения, первому входу третьегоэлемента сравнения и входу первого дешифратора, выход которого соединен с первым входом запрета вычитания первого элемента памяти, выход второго элемента памяти соединенс первым входом второго элемента сравнения,вторым входом третьего элемента сравненияи входом второго дешифратора, выход которого подключен к первому входу запрета вычйтания второго элемента памяти, второй входпервого элемента сравнения соединен со вто.рым входом второго элемента сравнения и выходом. суммирующего счетчика, счетный входкоторого подключен к выходу генератора, авход сброса подключен к выходу элемента2 И-НЕ, выход первого элемента сравнения соединен с первым входом элемента 2 ИИЛИ,выход второго элемента сравнения соединен стретьим входом элемента 2 ИИЛИ, первыйвыход третьего элемента сравнения подключенк второму входу запрета вычитания первогоэлемента памяти, а второй выход третьего элемента сравнения подключен к второму входузапрета вычитания второго элемента памяти. Устройство для управления встречно-параллельно включенными тиристорами, содержащее подключенный к источнику переменного тока формирователь парафазных синхросигналов, формирователь импульсов, вход которого соединен с первым входом формирователя параЗО фазных синхросигналов, элемент 2 ИИЛИ, усилитель, вход которого соединен с выходом элемента 2 ИИЛИ, а выход подключен к управляющим входам тиристоров, датчик тока, включенный последовательно с тиристорами н нелинейной нагрузкой в цепь источника переменно. го тока, компаратор, вход которого соединен с выходом датчика тока, и входную шину команды "Пуск",отличающееся тем, что, с целью повышения надежности устрой. ства, в него введены два элемента памяти, суммирующий счетчик, генератор, три элемента сравнения, два дешифратора и элемент 2 И-НЕ, причем вход формирователя импульсов соединен с входом разрешения счета первого элемента памяти и вторым входом элемента 2 ИИЛИ, 45 Таким образом, данное устройство обеспечивает по сравнению с известными аналогичными решениями повышение надежности при комму. тации литания нелинейной нагрузки, содержащей, в частности, индуктивную составляющую, благодаря устранению бросков тока через тиристоры при включении питания нелинейной нагрузки и ограничению на заданном уровне величины тока через тиристоры в каждом из полупериодов напряжения источника переменного тока за счет постепенного изменения углов включения тиристоров от максимального значения в сторону О и регулирования их величины и скорости изменения, и, благодаря выравниванию загрузки тиристоров по току путем раздельного регулирования углов включения тиристоров и ограничения меньшего из углов включения тиристоров при увеличении сверх установленной величины разности кодов, определяющих их углы включения. Формула изобретения Источники информации,принятые во внимание при экспертизе 1. Заявка Японии Н 52 - 13783, кл, 58 60; кл. Н 03 К 17/72 1978. 2. Авторское свидетельство СССР по заявке Р 2514847/04, кл. Н 03 К 17/72, 1977,884144аж 991 Подпнсн ВНИИПИ Заказ 10256186ППП "Патент", г,ужгород, ул. Проектная