Двоичный преобразователь код-частота

(56) Авторское свидетельство СССР М 645284, кл. Н 03 М 1/86, 1979.Авторское свидетельство СССР ЬВ 982188, кл. Н ОЗ.М 1/86, 1981.(57) Изобретение относится к информационно-измерительной и вычислительной технике и может быть использовано при построении частотно-цифровых приборов. Цель изобретения - расширение области применения путем обеспечения многоканального преобразователя кода в частоту. Двоичный преобразователь код - частота содержит двоичный делитель частоты, блок формирования частотных компонент, генератор эталонной частоты, в (по числу каналов) регистров входного кода, в блоков элементов И, п 1 элементов ИЛИ, в сглаживающих делителей частоты, селектор-мультиплексор, регистр адреса каналов, дешифратор адреса каналов, шины записи данных и адреса, шину "Адрес/данные", шину выбора канала, выходные шины и выходную шину коммутируемой частоты, Поступающий по шине "Адрес/данные" код адреса каналов запоминается в регистре адреса. В сопровождении сигнала записи данных пропорциональный частоте входной код записывается в выбранный в соответствии с адресом регистр входного кода, Генератором эталонной частотц, делителем частоты и формирователем частотных компонент фонируется последовательность импульсов, которая поступает на входы блока элементов И, на вторые входы которых поступает преобразуемцй код. Эти последовательности, объединенные элементами ИЛИ, поступают на сглаживающий делитель частоты, обеспечивающий равномерность распределения импульсов и, следовательно, высокую точность преобразования кода в частоту, 1 ил,блок 2 форм выполненны эталонной ч гистров 4 вх тов И 5, сглаживающ тор-мул ьтип лов, дешифр 11 записи д шину 13 "Ад я к информации вычислительспользовано при овых приборов. сширение обласпечения много- .я кода в частоту. ено устройство,тель код - частоитель 1 частоты,ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР Изобретение относитс онно-преобразовательной ной технике и может быть и построении частотно-цифр Цель изобретения - р сти применения путем обе канального преобразовани На чертеже изображ структурная схема,Двоичный преобразов та содержит двоичный делрования частотных компонент, х на О-триггерах, генератор 3 стоты, в (по числу каналов) реоДного кода, гп блоков элеменв элементов ИЛИ 6, в их делителей 7 частоты, селеклексор 8, регистр 9 адреса канаатор 10 адреса каналов, шину анных, шину 12 записи адреса, рес/данные", шину 14 выбораканала, выходные шины 15 каналов, выходную шину 16 коммутируемой частоты,Преобразователь может сопрягаться с внешними устройствами с интерфейсом МПИ или 2(, 5Преобразователь работает следующим образом.По шине 13 "Адрес/данные" в сопровождении сигнала на шине 12 в дешифратор 10 адреса каналов и регистр 9 адреса посту пает код адреса каналов. Регистр 9 адреса необходим для запоминания адреса до момента прихода сигнала записи данных. Вслед за адресом по сигналу записи данных на шине 11 на О-входы регистров 4 входного 15 кода поступает код частоты, который в дешифраторе 10 адреса каналов селектируется и записывается в выбранный по С-входу регистра 4 входного кода.Сигнал частотой 20Евх=р 2"где р - вес младшего разряда входного кода 25и и щ - разрядность делителей 1 и 7 соответственно;с генератора 3 эталонной частоты поступает на двоичный делитель 1 частоты, С выходов двоичного делителя 1 частоты сформиро- ЗО ванные последовательности импульсов поступают на С-входы блока 2 формирования частотных компонент, По Р-входу блока 2 импульсы последовательностей укорачиваются до длительности, равной длительности 35 импульсов эталонной частоты. Последовательности импульсовс частотами Евх/2, гдек М - номер разряда делителя 1 частоты, поступают на соответствующие первые входы элементов И блока 5, на вторые входы кото рых с соответствующего регистра 4 входного кода поступает код, пропорциональный частоте,Последовательность импульсов, синтезируемая на выходе элементов ИЛИ б, по ступает на сглаживающий делитель 7 частоты, емкость 2, где п 1 выбирается в зависимости от заданной точности преобразования. С выхода сглаживающего делителя 7 частоты при щ:,5 снимается 50 практически равномерная последовательность импульсов, частота которой может быть определена по формулеиЕвых = (Евх )12 )2 . Р) 55к=оПри этом относительная погрешность распределения импульсов выходной частоты соответствует выражению 19= "г --где щ - количество разрядов в сглаживающем делителе 7 частоты.С выходов сглаживающих делителей 7 частоты последовательность импульсов заданной частоты поступает на О-входы селектора-мультипле сора 8, который позволяет на выходной шине 15 преобразователя коммутировать частоты с внешнего устройства в соответствии с кодом номера канала, подаваемым на шины 14, Селектор- мультиплексор 8 позволяет модулировать выходную частоту по заданному закону,Формула изобретенияДвоичный преобразователь код - частота, содержащий двоичный делитель частоты и блок формирования частотных компонент, выполненный на блоке О-триггеров, С-входы которого соединены с соответствующими выходами двоичного делителя частоты, й-входы обьединены с входом двоичного делителя частоты и соединены с выходом генератора эталонной частоты, а О-входы являются шиной логической единицы, первый реги"тр входного кода, первый элемент ИЛИ, выход котороо подключен к входу первого сглаживающего делителя частоты, отлича ощийся тем,что,сцелью расширения области применения путем обеспечения многоканального преобразования кода в частоту, в него введены гп по числу каналов блоков элементов И, в - 1 элементов ИЛИ, п 1 - 1 сглаживающих делителей частоты, арегистров входного кода, селектор-мультиплексор, дешифратор адреса каналов и регистр адреса каналов, вход синхронизации ко-араго является шиной записи адреса, а выходы соединены с соответствующими адресными входами дешифратора адреса каналов, управляющий вход которого является шиной записи данных, а выходы подключены к входам разрешения записи гп соответствующих регистров входного кода, выходы которых соответственно подключены к соответствующим первым входам блоков элементов И, вторые входы которых объединены и подключены к соответствующим выходам блока О-триггеров, а выходы соответственно соединены с входами соответствующих элементов ИЛИ, выходы сглаживающих делителей частоты являются соответствующими выходными шинами каналов и подключены к соответствующим информационным входам селектора-мультиплексора, управляющие входы которого1695508 ор Т. Палий К аказ 4173 Тираж, . Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-ЗБ, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагари являются шиной выбора канала, а выход является выходной шиной коммутируемой частоты; информационные входы регистра Составитель В, Войт Редактор М. Кобылянская . Техред М.Моргенталадреса каналов и в регистров входного кодаобьединены и являются шиной "Адрес-данные".