Преобразователь параллельного кода в последовательный

1176751 Союз Советски нСоциалистическиеРеспублик ИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Дополнительное к авт, свн 51)М. Кл;нам изооретеннн открытий Опубл иков 0,09.80, Бюллетень %, 36 вания описания 02.10,80 3) УДК 681.325-А. КоломенскийВ. Н. Свир льчиков 71) Заявитель КОД 4) ПРЕОБРАЗОВАТЕЛЬПАРАЛЛЕЛЬНОГОВ ПОСЛЕДОВАТЕЛЬНЫЙ зобретение тики и выч ет быть ис пре образов ллельны к носит И от ся к облас ав рого соединен с выходом старшего разтома ислительной техники и ряда тт -разрядного регистра сдвига,ж пользовано при построе- блок контроля, триггер неисправности,и ателей последовательности входы которого соединены с выходамира х одов в последовательный блока контроля, а выход триггера неиспкод.5равности связан со вторым входом выИзвестен преобразователь параллель- ходного элемента И 12 1.ного кода в последовательный, содержа- Недостаток этого преобразователящий сдвиговый регистр, выходной элезаключается в относительно низкой на мент И, входные элементы И и блок уп- цежности преобразования. равления 111.1 О.Цель изобретения - увеличение надежНедостатки этого преобразователя сос- ности преобразования. тоят в низкой достоверности результатов Для этого преобразователь параллель- преобразования, связанной с отсутствием: ного кода в последовательный, содержа- блоков контроля, и невозможности преоб- щий И -разрядный регистр сдвига, где15разования последовательности входных )т -число разрядов выходного кода, вы чисел. ходной элемент И, первый вход которогоНаиболее близким к изобретению по соединен с "выходом старшего разряда технической сущности и схемному пост-разрядного регистра сдвига, блок конт- роению является 1 преобразователь парол- роля, триггер неисправности, входы колепьного кода в послецовательный, содер- торого соединены с выходами блока контжащий 11 -разрядный регистр сдвига, роля, а единичный выход триггера неиспгде й - число разрядов выходного кода, равности связан со вторым входом выходвыхоцной элемент И, первый вход кото- ного элемента И, дополнительно содержит ти мо ни па767751 5 10 15 20 35 40 45 50 55 3группу входных элементов И, первый ивторой элементы И синхронизации, первый и второй элементы задержки, первый,второй и третий элементы И управления,первый, второй и третий триггеры управления, целитель частоты, вход которогосоединен с выходами первого и второгоэлементов И синхронизации и с тактовымвходом Ь -разрядного регистра сдвига,и информационных входов которого соединены с соответствующими выкодамигруппы вкодных элементов И, гце )т число разрядов входного кода, вкод (в+1)го разряда 1 -разрядного регистра сцвига подключен к входу предустановки преобразователя. Выход делителя частотычерез первый элемент задержки соединенс первым входом первого элемента Иуп. равления, выход которого связан с управляющим входом блока контроляинформационные входы которого соединены соответственно с В старшими разрядами И -разрядного регистра сдвига, выход переполнения которого подключен к входупервого триггера управления, Единичный.и нулевой выходы первого триггера управления соединены соответственно с первыми входами второго и третьего элементов И управления, выходами связанныксоответственно со вкодами второго итретьего управляющик триггеров, выходыкоторых соответственно соединены с первыми входами второго и первого элементов И синхронизации, вторые входы которых связаны с тактовыми входами преобразователя. Третий вход второго элемента И синхронизации соединен с выходом триггера неисправности, вход сийхронизации преобразователя - с тактовымвкоцом группы входных элементов И ичерез второй элемент задержки со вторыми входами второго и третьего элементов И управления. Единичный выход первого триггера управления соецинен с вторым входом первого элемента И управления, выход первого элемента задержкис нулевым входом третьего триггера управления, нулевой выход которого подключен к управляющему входу группы входных элементов И.На чертеже изображена блок-схемапредлагаемого преобразователя параллельного кода в последовательный,Преобразователь содержит 11 -разрядный регистр 1 сдвига,группу входныхэлементов И 2, выходной элемент И 3.Выходы группы входных элементов Иподключены ко входам первых ь разрядов регистра 1 сдвига, .вход следующефго разряда регистра 1 сдвига - к вкоду 4 предустановки преобразователя. Выходы послецних 1 разрядов регистра 1 сдвига соединены со входами блока 5 контроля выходы которого связаны со вхоцами триггера 6 неисправности, выходом подключенного ко входу выходного элемента И 3 и ко второму входу первого элемента И 7 синхронизации, выход которого через делитель 8 частоты, первый эле мент 9 задержки и первый элемент И10 управления соединен с управляющимвхоцом блока 5 контроля. Выкоц переполнения старшего разряда регистра 1сдвига связан с триггером 1 1 управления, выход которого подключен ко второму входу элемента И 10 управления ичерез второй 12 и третий 13 элементыИ управления, вторые входы которогосоединены между собой и с выкодом второго элемента 14 задержки, связан с вторым 15 и третьим. 16 триггерами управления, выходы которых подключены ко входам элементов И 7 и 17 синхро низации, Выход элемейта 9 дополнительно связан через триггер 16 с управляющим входом группы входных элементов И 2.Преобразователь работает следующим З 0 образом. Перед началом работы проводится обнуление всех элементов памяти и запись "единицы" в (В+1)-й разряд регистра 1 сдвига, Вместе с М разрядной информации на входе группы входных элементов И 2 из ее источника выдается сигнал стробирующий эту информацию.Сигнал с выхода триггера 16, находящегося в нулевом состоянии, разрешает введение информации через элементы И 2 на вход первых ч разрядов ре- гистра 1 сдвига, Задний фронт стробирующего сигнала выцеляется элементом 14 задержки и поступает на входы элементов И 12 и 13. Однако импульс от заднего фронта стробирующего сигнала проходит только через элемент И 1 3, так как сигнал с триггера 11, поступающий на другие входы элементов И 12 и 13, разрешает прохождение указанного импульса через элемент И 13 и запрещает через элемент И 12.Сигнал с выхода элемента И 13 устанавливаеттриггер 16 в ециничное состояние, что приводит к поступлению тактовой частоты через элемент И 1 7 син-хронизации нг вкоц регистра 1 сдвига и делителя частоты.767751 6вает элемент И 3:и подготавливает элемент И 7.В случае, если результаты контроляотрицательные, то сигнал об этом с выхода блока 5 контроля может быть использован для индикации необходимостиповторной выдачи информации или дляизменения порога восстановления органа,установленного на выходе устройства,Последний И 1 -разрядный блок информации записывается в регистр 1, а сигнал от заднего фронта импульса стробачерез элемент И 12 меняет состояниетриггера 15, сигнал с выхода которогооткрывает элемент И 7, через которыйтактовая частота начинает поступать наделитель 8 частоты и регистр 1.С этого момента начинается этап выдачи последовательной кодограммы навыход устройства. При сдвиге кода наи разрядов сигнал с выхОда делителя8 через элемент 9 задержки поступаетна управляющий вход блока 5 контроля.Триггер 6 в зависимости от результатов контроля либо разрешает выдачу очередных М разрядов на выход устройства, либо закрывает элемент И 3, Передача оканчивается выдачей последнихв разрядов кодограммы на выход устройства, что соответствует нулевой информации в последних Ю разрядах регистра 1, Блок. 5 контроля формируетсигнал "Ненорма", и элементы И 3 и7 закрываются.Преобразователь готов к передачеследующего И -разрядного кода.Таким образом, проведение контроляинформации после сдвига позволяет обнаружить возможное искажение этой ин-.формации на окончательном этапе преобразования - после прохождения(информации почти через все цепи и элементыпреобразователя, участвующие в выдачепоследовательной кодограммы. Операцииввода информации в регистр 1 сдвигаи контроля ее осуществляются не навсех И разрядах, а только на Ф разрядах (В =, где К - целое число).Введением контроля и уменьшением копичества вкодных элементов И достигается повышение достоверности передавае 1мой кодограммы, т. е. повышение надежности преобразования. Поступление предпоследнего 1 п -разрядного блока информации и сдвиг его на и разрядов регистра 1 приводит к появлению на выходе переполнения старшего разряда регистра 1 "единицы", записанной во время предустановки в(1 ъ +1)-й разряд регистра 1. Этот сигнал изменяет состояние триггера 1 1,сигнал с выхода которого разрешаетпоступление импульсов переполнения с выхода делителя 8 через элемент И 10 на вход блока 5 контроля, разрешаетпоступление последнего строба черезэлемент И 12 на вход триггера 15 изапрещает поступление этого строба через элемент И 13, Сигнал с выкодаэлемента 9 задержки проходит черезэлемент И 10 на управляющий вход блока 5 контроля; на выход которого посту- , пают сигналы результатов контроля(" Норма", Ненорма" ), Триггер 6, который меняет свое состояние при поло- жительных результатах контроля, открыПреобразователь параллельного кода в последовательный содержащий И - раз В том случае, если поступление параллельного кода на входы группы входных элементов И 2 производится с частотой 1 7 в, где- частота передачи последовательной кодограммы, 5 или если пауза между поступлением последнего блока информации на входы элементов И 2 и выдачей всей кодограммы в последовательном виде должна быть минимальной., то на вход элемента ъ 10И 17 должна подаваться соответственно более высокая частота тактовых импульсов, чем на вкод элемента И 7. Если же ограничения отсутствуют, то частота тактовых импульсов на входах элементов 5 И 7 и 17 может быть одна и та же. После поступления М импульсов информация, записанная в 1 и первых разрядак, и "единица", записанная в ( и 1+1)- й разряд регистра 1 сдвига, оказываются прод винутыми на в разрядов, Импульс же переполнения с выхода делителя 8 частоты поступает через элемент 9 задержки на нулевой вход триггера 16.Изменение состояния триггера 16 25 прекратит поступление тактовой частоты через элемент И 17, и преобразователь будет подготовлен к приему следующего блока информации из М разрядов. Более раннее ввецение этой информации будет 30 запрещено отсутствием разрешающего сигнал с выхода триггера 16 на вход группы входных элементов И 2. Следующий цикл приема М разрядов информации аналогичен описанному. 35 формула изобретения7 76775 рядный регистр сдвига, где И . - число разрядов выкодного кода, выходной элемент И, первый вход которого соединен с выходом старшего разряда И - разрядного регистра сдвига, блок контроля, триггер неисправности, входы которого соединены с выходами блока контроля, а единичный выход триггера неисправности соединен со вторым входом выходного элемента И, о т л и ч а ю щ и й ц с ятем, что, с целью увеличения на дежности преобразования, он содержит группу входных элементов И, первый и второй элементы И синхронизации, пер вый и второй элементы задержки, пер вый, второй и третий элементы И управления, первый, второй и третий триггеры управления, делитель частоты, вход которого;соединен с выходами первого и второго элементов И синхронизации и с 2 О тактовым входом и -разрядного регист-, ра сдвига, В информационных входов которого:оединены с соответствующими выходами группы входных элементов И, где и - число разрядов входного кода, 25 вход (В+1 )-го разряда И -разрядного регистра сйвига соединен с входом предустановки преобразователя, выход делителя частоты через первый элемент задержки соединен с первым входом первого Зр элемента И управления, выход которого соединен с управляющим входом блока контроля, информационные входы которого соединены соответственно с и старшими разрядами И -разрядного регистра 1 8сдвига, выкод переполнения которого соединен со входом первого триггера управления, единичный и нулевой выходы которого соединены соответствено с первымивходами второго и третьего элементовИ управления, выходы которых соединенысоответственно со входами второго итретье о управляющих триггеров, выкодыкоторых соответственно соединены с первыми входами второго и первого элементов И синхронизации, вторые входы которых соединены с тактовыми входами преобразователя, третий вход второго элемента И синхронизации соединен с выходом триггера неисправности, вход синхронизации преобразователя соединен стактовым входом группы входных элементов И и через второй элемент задержкисо вторыми входами второго и третьего;элементов И управления. Единичный выход первого триггера управления соединен со вторым входом первого элементаИ управления, выход первого элементазадержки соединен с нулевым входомтретьего триггера управления, нулевойвыход которого соединен с управляющимвходом группы входных элементов И,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР,217712, кл, 6 06 Р 5/04, 1967,илиад ППП 4 фПатентф,Ужгород,ул,Проектная., 4