Устройство для выполнения быстрого преобразования уолша на скользящем интервале

(я)5 О 06 ЗОБРЕТЕНИЯ ИСАНИ ОМУ СВИДЕТ К АВТО Т(56) Авторское свидетельство СССРМ 620974, кл. 6 06 Г 5/00, 1978,Авторское свидетельство СССРМ 744555, кл. 6 06 Р 7/38, 1980,ОО ОСУДАРСТВЕННОЕ ПАТЕНТНОЕЕДОМСТВО СССРОСПАТЕНТ СССР) РОЙСТВО ДЛЯ ВЫПОЛНЕНИЯ БЬПРЕОБРАЗОВАНИЯ УОЛША НАЯЩЕМ ИНТЕРВАЛЕ бретение относится к автоматике и тельной технике и может быть исно для обработки цифровых сигнаыхи йечетйых йбследовательйостей, ах обработки иэображений, для цифильтрации, сжатия информации, дляьного и корреляционного анаизэ ых процессов, в системах связи и ю изобретения является расшире 1(54) УСТ СТРОГО СКОЛ ЬЗ (57) Изо вычисли пользова лов, четн в систем ровой ф спектрал случайн т.д, Цел1789990 Са Са Са Са Яа Яа Яа За. числительном а один такт, а щем вычислиержку в четыущем модуле.регистр 2 яв 0 5 ние его функциональных возможностей за счет вычисления коэффициентов преобразования Уолшас упорядочением по частотам следования. Поставленная цель достигается тем, что устройство содержит вычислительные модули -п, регистрыР," с1; л 1 г-.:1:. Изобретение относится к области автоматики и вычислительной техники и может быть использовано для обработки цифровых сигналов, четных й нечетных последовательностей, в сйстемах обработки 5 изображений, для цифровой фильтрации, сжатия информации, для спектрального и корреляционного анализа случайных процессов, всистемах связи и т.д.Цель изобретения - расширение функ " циойальных возможностей за счет вычисления коэффициентов преобразовайия Уолша с-упорядочением"по частотам следовайия;: .Для обработки четных и нечетных последовательностей и выделения четных и 15 нечетййх сигналов предлагается использовать новОе четнО-нечетное прообразовайие Уолша,покоэффициентам которого определяют четные и нечетные последовательности, Матрица четно-нечетного 20 преобразования Уолша 92" ) в верхней половине йредставляет четные Са(Ц) функции Уолша, а в нижней половине - нечет ные ЗаЩ) функции, расположенные в порядке увеличения частот следования, 25 Матрица ЧЧг") для и=3 имеет вид; 11111111 1 1 1 11111 ;ц 1 сз): 1-11-1 ччз 1 1.1 1 1111 11-11- 1-1-1-1 Постэвлеййая цель достигается тем, что устройство содержит переключатель и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к первому информационному входу пЕрЕкл 1 очателя, выход которого подключен к второму тактовому входу и-го вычислительного модуля, второй информационный вход переключателя соединен с первым входом элемента ИСКЛЮ 2 =1, и), сумматоры-вычитатели 3, коммутаторы 4,5, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 6 и переключатель 7, Устройство реализует новый алгоритм быстрого четно-нечетного преобразования Уолща, 7 ил,ЧАЮЩЕЕ ИЛИ и подключен к и-му тактовому входупервой группы устройства, к (и)- му тактовому входу первой группы которого подключен второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, управляющий вход переключателя является входом задания режима устройства, а в и-м вычислительном модуле управляющие входы первого и второго коммутаторов подключены к второму тактовому входу вычислительного модуля, первым и вторым выходами которого являются выходы соответственно первого и второго коммутаторов,На фиг. 1 представлен граф быстрого четно-нечетного преобразования Уолша для М (И=2 )= 3; на фиг, 2 - граф быстрого четнонечетного преобразования Уолща на скользящем интервале для И=4; на фиг. 3 - граф быстрого преобразования Уолша с упорядочением по частотам следования для И=8; на фиг, 4 - граф быстрого преобразования Уолша с упорядочением по частотам следования на скользящем интервале для И=4; на фиг. 5 - функциональная схема устройства; на фиг. 6 - схема переключателя и на фиг. 7 - временная диаграмма работы устройства для И=16,Устройство (фиг. 5) содержит и вычислительных модулей 11 - 1 и, регистры 2 0=1, и), сумматоры-вычитатели 3, коммутаторы 4, 5, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 6 и переключатель 7, информационный вход 8, вход режима 9, информационные выходы 10, 11,Переключатель (фиг, 6) содержит два элемента И 12, 13 и элемент НЕ 14.Регистр 21 в первом вымОдуле выполняет задержку нрегистр в каждом последуютельноммодуле выполняет задре раза больше, чем в предыдВ -м вычислительном модулеляется 4"-разрядным.Тактовая частота регистра 2 равна частоте б следования отсчетов входного сигнала и для каждого последующего регистра увеличивается в два раза, Это позволяет получать коэффициенты преобразования вреальном масштабе времени и на скользящем интервале,Последовательности длиной й, определенные на скользящем интервале, состоятиз текущих значений отсчетов входного сигнала с 0-го по (Й)-й, с 1-го по М-й, с 2-го по(И+1)-й отсчеты и т.д,Выбор режима работы устройства осуществляется сигналом, который подаетсяна вход 9 управления режимом работы. При 10подаче сигнала на вход 9 переключателя 7,равного логической "1", устройство работает в режиме преобразования Уолша с упорядочением по частотам следования, а приподаче сигнала"логического "0" - в режиме 15четно-нечетного преобразования Уолша,Все вычислительные модули, кроме п-гомодуля, работают независимо от режимаработы устройства,Устройство работает следующим образом,Входная последовательность ( х(1) - х(й,представляющая собой текущие значения отсчетов дискретного сигнала, с частотой 1,(фиг. 7) тактовых импульсов поступает на 25второй вход сумматора-вычитателя 31, который срабатывает в каждом такте, и нэ информационный вход регистра 21 в первомвычислительном модуле, где задерживаетсяна один такт (в регистре хранится один отсчет сигнала). На выход коммутатора 41 втечение каждого такта выводится сумма, азатем разность, сформированные на выходах сумматора-вычитателя 31, начиная с вто. рого такта (в первом такте формируются и 35выводятся сумма и разность первых двухотсчетов из предйдущей входной последовательности), Регистр 21 и коммутатор 41управляются тактовым сигналом "1" (фиг. 7)с первого тактового входа первого вычислительного модуля.Данные с выхода коммутатора 41 поступают с тактовой частотой 2 1 т на второй входсумматора-вычитателя 32 и на информационный вход регистра 22, который управляется тактовым сигналом "2" (фиг. 7) с первоготактового входа второго вычислительногомодуля. В регистре 22 данные задерживаются на четыре такта. В течение каждого тактаработы регистра 2 в нечетных тактах на выход коммутатора 42, который управляетсятактовым сигналом "3" (Фиг, 7) с второготактового входа второго вычислительногомодуля, выводятся результаты: сумма, затем - разность, а в четных тактах - . разность, 55затем сумма, сформированные на выходахсумматора-вычитателя 32 во втором вычислительном модуле:хЦ)+хЦ+4), х 0)-х 0-4), )=1, 3, 5хЩ-х 0+4), х 0 х+4), )=2, 4, 6",. начиная с пятого такта. В течение первых четырех тактов формируются и выводятся результаты: сумма и разность (разность и сумма) двух пар отсчетов, состоящих из первых четырех отсчетов из предыдущей входной последовательности,В 1-м (1=3, и) вычислительном модуле данные с выхода (к)-го вычислительного модуля поступают на второйвход сумматора-вычитателя Зь и на информационный вход регистра 2 к с тактовой частотой 2" Фт. В регистре 2 ь который управляется тактовым сигналом с первого тактового входа М-го вычислительного модуля, данные задерживаются на 4 тактов. На выход коммутатораМ 4 ь управляемого сигналом с второго тактового входаМ-го вычислительного модуля, в течение каждого такта работы регистра 2 в нечетных тактах выводятся результаты: сумма, затем - разность, а в четных тактах - разность, затем сумма, сформированнйе в соответствии с графами преобразования (фиг. 1 и 2) на выходах сумматора-вычитателя 3 в 1-м модуле;х Щ+хО+4 ), хЩ-хо+4" ),)=1, 3,5,хЩ-хО+4" 1), х 0)+ 0+4 1), )=2, 4, 6.,нначиная с (4 +1)го такта. В течение первыхи4 тактов на выход коммутатора 4 выводятся результаты; полученйые из предыдущей входной последовательности.В и-м вычислительном модулеДанные свыхода (и)-го вычислительного модуля по-ступают на второй вход сумматора-вычитэтеля З и на информационный вход регистра 2 пс тактовой частотой 2" 1, где задерживаютсяи на 4 тактов, На выходах сумматора-вычитателя 3 в каждом такте работы регистра 2 л,управляемого тактовым сигналом "6" (фиг. 7)с первого тактового входа вычислительногомодуля, формируются результатысумма иразность, которые в зависимОсти отрежимаработы устройства выводятся на выходыпервого и второго коммутаторов 4 п и 5,В режиме преобразования Уолаэ с упорядочением по частотам следовайия на выход 10 первого коммутатора 4 л, которыйуправляется сигналом "6" с первого тактового входа вычислительного модуля, с частотой 2"1 т в течение каждого нечетноготактавыводятся результаты сумма и рээйость, э втечение каждого четного такта - разность исумма, сформированные в соответствии сграфами преобразования (фиг. 3 и 4) на вы-;ходах сумматора-вычитателя Зл:хЩ+х 0+4" ) )-1, 3,5 - 1х 1"О) =хо х 0+4" 1,."0).х 0+4" ), )=2, 4, 6 Мхффо) =хО)+х+4" "),начиная с(4"+1)-го такта. В течение первых 54" тактов формируются и выводятся навыход коммутатора 4 п коэффициенты преобразования от предыдущей последовательности,Таким образом, текущие значения М коэффициентов преобразования Уолша с упорядочением по "частотам следования" отпервой последовательности (х(1) - х(М получаются на выходах сумматора-вйчитателя3 в и-м вычислительном модуле по приходу 15М-го отсчета входногосигйала и выводятсяна выход коммутатора 4 л с частотой в М разбольше тактовой частоты отсчетов входногосигнала. По приходу следующего (М+1)-го текущего отсчета входного сигнала на выход коммутатора 4 выводятся новые текущие значения следующих М коэффициентов преобразования от второй последовательности (х(2) - х(М+1 и т,д,В режиме четно-нечетного преобразо вания Уолша коммутаторы 4 л и 5 управляются сигналом "7" (фиг, 7) с второго тактового входа вычислительногомодуля, При этом в нечетные такты на выход,10 первого коммутатора 4 с частотой 2" 6 т выводятся суммы, 30 представляющйе собой коэффициенты хО) преобразования по четным Са 1 функциям Уолша с нечетными номерами от первой последовательности (х(1)-х(М, а в четные такты выводятся разности, которые 35 представляют собой коэффициенты х 1( преобразования по нечетным Яа 1 функциям Формула изобретения Устройство для выполнения быстрогопреобразования Уолша на скользящем интервале, содержащее и (2" - размер преобразования) вычислительных модулей, причем выход 1-го(1=1, и) вычиСлйтельного модуля подключен к информационному входу 1+1-го вычислительного модуля, информациойййй вход йервого вычислительного модуля является информйциойнь 1 м "ВХодом устройства, первым и вторым информационными выходами кбторого являются соот. ветственно первый и второй выходы и-го вычислительного модуля, первый тактовый вход )-го О, и) вычислительного модуля является )-м тактовым входом первой группы устройства, второй тактовый вход в-го (в=2, и) вычислительного модуля является в-м тактовым входом второй группйустс четными номерами, сформированные на выходах сумматора-вычитателя Зп,х 1 О)=хО)+хо+4" ) )=1 3 5х 1 О)=х-х+4" ), )= 2, 4, 6, -МОдновременно с этим на выход 11 второго коммутатора 5 в нечетные такты выводятся разности, представляющие собой коэффициенты хО) преобразования по нечетным функциям с нечетными номерами, а в четные такты - суммы, которые представляют собой коэффициенты х 1( преобразования по нечетным функциям с четными номерами, сформированные на выходах сумматора-,вычитателя Зп:х 1 О)=х(-х +4" ), )=1, 3, 5. - -1 х 1 О)=х(+х +4" "), )=2, 4, 6, - Таким образом, текущие значенияМ 2 коэффициентов хО) преобразования по четным функциям Уолша выводятся на выход первого коммутатора 4, а текущие значения М- коэффициентов х 1 ( преобразования по32нечетным функциям выводятся на выход втоМрого коммутатора 5 с частотой - 1 до при 2хода (М+1)-го текущего отсчета входного сигнала,По приходу следующего (М+1)-го отсчета входного сигнала на выходы коммутаторов 4 П и 5 выводятся новые текущие значения коэффициентов преобразования от следующей последовательности (х(2) - х(М+1 и т,д. ройства, причем)-й вычислительный модуль содержит регистр; сумматор-вычитатель и коммутатор, а и-й вычислительный модуль содержит два коммутатора, причем в)-м вычислительном модуле выход регистра подключен к первому входу сумматора-вычитателя, выходы суммы и разности которого подключены соответственно к первому и второму информационнйм входам коммутатора, а в и-м вычиСлительном модуле первого и второго коммутаторов, второй вход сумматора-вычитателя. соединен с информационным входом регистра и является информационным входом вычислительного модуля, первым тактовым входом которого является тактовый вход регистра, а и-м вычислительном модуле управляющий вход коммутатора подключен к второму тактовому входу вычислительного модуля, а в первом вычислительном модуле управляющий вход коммутатора подключен к первому тактовому входу вычислительного модуля, в 1-м вычислительном модуле выход коммутатора является выходом вычислительного модуля, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства и расширения функциональных возможностей за счет вычисления коэффициентов преобразования Уолша с упорядочением по частотам следования, оно содержит переключатель и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к первому информационному входу переключателя, выход которого подключен к второму тактовому входу п-го вычислительного модуля, второй информационный вход переключателя соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и подключен к и-му тактовому входч первой группы устройства, к и-му тактовому входу первой группы которого подключен второй вход элемента ИСКЛЮЧАЮЦЕЕ ИЛИ управляющий вход переключателя является входом задания режима устройства, а в и-м вычислительном модуле управляющие входы первого и второго коммутаторов подключены к второму тактовому входу вычислительного модуля, первым и вторым входами которого являются выходы соответственно первого и второго коммутаторов.1789990 Реда кто Составите овТехред М, Корректор С,Ю ль А.Баран Моргентал,Пиги роизводственно-издательский комбинат "Патент", г, Ужгород, ул,Гагари аз 350 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС113035, Москва, Ж, Раушская наб 4/5