Микропрограммное устройство управления модуля вычислительной системы

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 0% И 1) зШС 06 Р ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОМфИТИЙОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(прототип),(54)(57) 1. МИКРОПРОГРАММНОЕ УСТРОИСТВО УПРАВЛЕНИЯ МОДУЛЯ ВИЧИСЛИТЕЛЬНОЙ СИСТЕМЫ, содержащее блоквыборки адресных микрокоманд, блоквыборки операционных микрокоманд,регистр передачи управления, первый буферный регистр, группу элементов ИЛИ, дешифратор и . М группэлементов И, причем первый выходблока выборки адресных микрокомандсоединен с информационным входомблока выборки операционных микрокоманд, выход которого являетсяпервым информационным выходомустройства, входы элементов ИЛИ группы соединены с первым информационным входом устройства, выход перво-го буферного регистра соединен спервыми входами элементов И первойгруппы, выходы которых соединеныс первым входом блока выборки,адресных микрокоманд, второй выходкоторого соединен с информационнымвходом регистра передачи управления, информационный выход которогосоединен с входом дешифратора, выходы которого соединены с первымивходаюс элементов И 1 -й (1 " З,Й) Угруппы, третий выход блока выборкиадресных микрокоманд соединен с вторыми входами элементов И 1 -йгруппы, выходы которых являются вторыми информационными выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет реализации приоритетных дисциплин выполнениямикропрограмм, в него введены блокприема, второй буферный регистр,М групп элементов И, блок сравнения, элемент НЕ, первый и второйодновибраторы, элемент задержки,элемент ИЛИ, причем третий выходблока выборки адресных микрокоманд соединен с вторым входом блока выборки адресных микрокоманд и информационным входом второго буферногорегистра, информационный выход которого соединен с первыми входами элементов И 1 -й ( 1 = М +1, М) группы, выходы которых соединены с информационным входом первого буфер"ного регистра, четвертый выход блока выборки адресных микрокомандсоединен с информационным входом регистра передачи управления, информационный выход которого соединен свходом элемента ИЛИ, выход которого соединен с входом первого одновибратора, выход которого соединен с входом установки в ноль регистра пере" дачи управления, информационный выход которого соединен с первым входом блока сравнения, выход которогосоединен с входом элемента НЕ, выход которого соединен с входом второго одновибратора, выход которого соединен с вторыми входами элементов И 1 -й группы, третьим входом1108447 ФиР Составитель А. Бараноктор Л. Апексеенко Техред Л, Иартяшова Корректор О. Тиго Заказ 5866/35В 313035 Патент", г. Ужгород, ул. Проектная,филиал Тираж 6 Государст делам изо сква, ЖПодписноенного комитета СССРетений и открытийРаушская наб., д. 4/511 блока выборки адресных микрокоманд, управляющим входом блока приема и входом элемента задержки, выход которого соединен с первыми входами элементов И (И+М)-ой группы, выходы которых соединены с четвертью входом блока выборки адресных микро- команд, пятый выход которого соединен с синхронизирующим входом блока выборки операционных микрокоманд, шестой выход блока выборки адресных мнкрокоманд соединен с вторыми входами элементов И первой группы, входом установки в ноль второго буферного регистра и синхронизи+. рующим входом блока приема, выходы элементов ИЛИ группы соединены с информационным входом блока приема, первый выход которого соединен с вторым входом блока сравнения и вторыми входами элементов И (Ь+М)-й группы, входы элементов И (М-М)-й группы являются вторым информационным входом устройства, второй выход блока приема соединен с вторыми входами элементов И (М +М) - й группы, выходы которых соединены с пятым входом блока выборки адресных микро- команд, шестой и седьмой входы которого являются соответственно третьим и четвертым информационными входами устройства, информационный выход регистра передачи управления соединен с первыми входами элементов И второй группы, информационный выход регистра передачи упраВления соединен с третьими входами элементов И второй и 0+9-1)-й групп, выходы дешифратора соединены с вторыми входами элементов И второй группы, выходы которых являются вторымн информационными выходами устройства.2. Устройство по п,1, о т л ич а ю щ е е с я тем, что блок выборки адресных микрокоманд содержит группу элементов ИЛИ, группу сумматоров по модулю два, регистр адреса, дешифратор адреса, узел памяти адресных микрокоманд, элемент задержки, причем выходы элементов ИЛИ группы соединейы с информационным входом регистра и первыми входами сумматоров по модулю два группы, выходы которых соединены с информационным входом регистра адреса, информационный выход которого соединей с входом дешифратора адреса, выход которого соединен с ад 08447ресным входом узла памяти адресных микрокоманд, выход адреса операционных микрокоманд которого является первым выходом блока выборки адресных микрокоманд, первые входы элементов ИЛИ группы являются первым входом блока, выход адреса передачи управления узла памяти адресных микрокоманд является вторым выходом блока выборки адресных микрокоманд, вторые входы элементов ИЛИ группы являются вторым входом блока, выход адреса очередной микрокоманды узла памяти адресных микрокоманд является третьим выходом блока, вход установки в ноль регистра адреса является третьим входом блока, выход кода приоритета узла памяти адресных микрокоманд является четвертым выходом блока, третьи и четвертые входы элементов ИЛИ группы являются соответственно четвертым и пятым входами блока, вторые входы сумматоров по модулю два группы являются шестым входом блока, синхронизирующий вход дешифратора адреса и вход элемента задержки объединены и.являются седьмым входом блока, выход элемента задержки является пятым выходом блока, выход окончания выполнения микропрограммы узла памяти адресных микрокоманд является шестым выходом блока. 3. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок выборки операционных микрокоманд содержит регистр адреса, дешифратор адреса, узел памяти операционных микрокоманд, причем информационный выход регистра адреса соединен с входом дешифратора адреса, выход которого соединен с адресным входом узла памяти операционных мчкрокоманд, выход которого является выходом блока, информационный вход регистра адреса является информационным вхо" дом блока, синхронизирующий вход дешифратора адреса является синхронизирующим входом блока.Устройство по п.1, о т л ич а ю щ е е с я тем, что блок приема содержит группу из К (где К - глубина очереди) регистров приема, К+1 групп элементов ИЛИ, К -1 групп элементов И, группу одновибраторов, демультиплексор, триггер управления, два элемента И, элемент задерж1108447 ки, информационный вход демультиплексора является информационнымвходом блока, первый выход демультиплексора соединен с информационнымвходом первого регистра приема, 1-й( 1 = 2,) выход демультиплексорасоединен с первыми входами элементов ИЛИ (1-1)-й группы, выходы которых соединены с информационными входами (1-1)-го регистра приема, инверсный выход которого соединен соответственно с входами элементов Игрупп, выходы 1-х элементов И группсоединены с -м разрядом управляю"щего входа демультиплексора, первымвходом первого элемента И н входом1-го 1 1 = 1, К -1) элемента И групп,выходы демультиплексора соединены со.ответственно с входами элементов ИЛИ-й группы, выходы которых соединены со входами соответствующих одИзобретение относится к автоматике и вычислительной технике и может быть использовано при построении управляющих и вычислительных систем с использованием множества однотип ных микропрограммных управляющих устройств для организации мульти- программного режима обработки информации.Известно микропрограммное устрой ство управления, содержащее блок памяти микрокоманд, регистр микрокоманды, регистр адреса микрокоманды и дешифратор микрокоманды 11.Недостатком устройства является необходимость наличия большого количества регистров возврата и элементов связи этих регистров с регистром адреса микрокоманды лри организации возврата иэ микропрограмм, что при20 водит к излишним затратам оборудования. Кроме того, невозможна передача управления аналогичному микропрограммному устройству управленияР 25 что ограничивает функциональные возможности устройства.Наиболее близким к предлагаемому по технической сущности является микропрограммное устройство управленовибраторов группы, выходы которыхсоединены с первыми входами соответствующих элементов ИЛИ (К+1)"й группы, выходы которых соединены с синхронизирующими входами соответствующих регистров приема группы, единичный вход триггера управления является управляющим входом блока, единичный выход триггера управления сое"динен с первым входом второго элемента И, второй вход которого является синхронизирующим входом блока,выход второго элемента И соединен свторыми входами элементов ИЛИЖ +1)-й группы и входом элемента задержки, выход которого соединен снулевым входом триггера управления,выход первого элемента И являетсявторым выходом блока приема, выход1-го регистра приема является первым выходом блока приема,ния, содержащее запоминающий блок адресных микрокоманд, запоминающий блок операционных микрокоманд, регистр передачи управления, буферный регистр, два блока элементов И, блок элементов ИЛИ, дешифратор и группу блоков элементов И, причем первый выход запоминающего блока ад 1ресных микрокоманд соединен с информационным входом запоминающего блока операционных микрокоманд, выход которого является первым выхо-дом устройства, первый вход устройства соединен с входом блока элементов ИЛИ, выход буферного регистра соединен с первыми входами первого блока элементов И, выход которого соединен с первым входом запоминающего блока адресных микрокоманд, второй выход запоминающего блока адресных микрокоманд соединен с информационным входом регистра лере- дачи управления, выход которого соединен с входом дешифратора, выходы дешифратора соединены с первыми входами группы блоков элементов И, третий выход запоминающего блока адресных микрокоманд соеди" нен с вторыми входами группы бло"ков элементов И, выходы которой являются вторыми выходами устрой- . ства 12 3.Недостатком известного устройства является узкая область применения, что обусловлено отсутствием возможности передачи управления другому микропрограммному устройству, занятому обработкой .микрокоманд реализации мультипрограммного режима работы прерыванием процесса обработки микрокоманд при обращении другого устройства на обработку микро- команд, запуска нового своего процесса после передачи управления в зависимости от адреса микрокоманды, выданной на управление (обработку) другому аналогичному микропрограммному устройству системы или выполнения перехода на обработку автономных микропрограмм. Цель изобретения - расширение области применения за счет реализацииприоритетных дисциплин выполнениямикропрограмм.Поставленная цель достигаетсятем, что в микропрограммное устройство управления модуля вычислительной системы, содержащее блок выборки адресных микрокоманд, блок выборки операционных микрокоманд, регистр .передачи управления, первый буферныйрегистр, группу элементов ИЛИ,дешифратор и М групп элементов И,причем первый выход блока выборкиадресных микрокоманд соединен с информационным входом блока выборкиоперационных микрокоманд, выход ко. торого является первым информационнымвыходом устройства, выходы элементов ИЛИ группы соединены с первыминформационным входом устройства, выход первого буферного регистра соединен с первыми входами элементов Ипервой группы, выходы которых соединены с первым входом блока выборкиадресных микрокоманд, второй выходкоторого соединен с информационнымвходом регистра передачи управления,информационный выход которого соединен с входом дешифратора, выходы которого соединены с первыми входамиэлементов И 1-й ( 1 = З,й) группы,третий выход блока выборки адресныхмикрокоманд соединен с вторыми входами элементов И 1-й группы, выходыкоторых являются вторыми информационными выходами устройства, введе-.50 5 1 О 15 20 25 ЗО 35 40 45 ны блок приема, второй буферный регистр, М групп элементов И, блоксравнения, элемент НЕ, первый и второй одновибраторы, элемент задержки,элемент ИЛИ, причем третий выходблока выборки адресных микрокомандсоединен с вторым входом блока выборки адресных микрокоманд и информационным входом второго буферногорегистра, информационный выход которого соединен с первыми входамиэлементов И 1-й ( 1 = 11 +1, М -2)группы выходы которых соединены синформационным входом первого буферного регистра, четвертый выход блокаадресных микрокоманд соединен с информационным входом регистра передачи управления, информационный выходкоторого соединен с входом элемента ИЛИ, выход которого соединен свходом первого одновибратора, выходкоторого соединен с входом установки в ноль регистра передачи управления, информационный выход которого соединен с первым входом блока сравнения, выход которого соединен с входом элемента НЕ, выходкоторого соединен с входом второгоодновибратора, выход которого соединен с вторыми входами элементов И1-й группы, третьим входом блокавыборки адресных микрокоманд, управляющим входом блока приема и входом элемента задержки, выход которого соединен с первыми входамиэлементов И (й+М)-й группы, выходыкоторых соединены с четвертым входом блока выборки адресных микрокоманд, пятый выход которого соединен с синхронизирующим входом блокавыборки операционных микрокоманд,шестой выход блока выборки адресныхмикрокоманд соединен с вторыми входами элементов И первой группы, входом установки в ноль второго буферного регистра и синхронизирующимвходом блока приема, выходы элементов ИЛИ группы соединены с информационным входом блока приема, первый выход которого соединен с вторым входом блока сравнения и вторыми входами элементов И (М+М)-й группы, входы элементов И (й+М)-й группы являются вторым информационнымвходом устройства, второй выход блока приема соединен с вторыми входами элементов И 0+Ю-й группы, выходы которых соединены с пятымвходом блока выборки адресных микрокоманд, шестой и седьмой входы которого являются соответственнотретьим и четвертым информационнымивходами устройства, информационныйвыход регистра передачи управлениясоединен с первыми входами элементов И второй группы, информационныйвыход регистра передачи управлениясоединен с третьими входами элементов И второй и (М+М)-й групп,выходы дешифратора соединены с вторымивходами элементов И второй группы,выходы которых являются вторымиинформационными выходами устройства. 5 10 15 20 При этом блок выборки адресныхмикрокоманд содержит группу элементов ИЛИ, группу сумматоров по модулю два, регистр адреса, дешифратор адреса, узел памятиадресныхмикрокоманд, элемент задержки, причемвыходы элементов ИЛИ группы соединены с информационнМм входом регистра адреса и первыми входами сумматоров по модулю два группы, выходыкоторых соединены с информационнымвходом регистра адреса, информационный выход которого соединен с30входом дешифратора адреса, выходкоторого соединен с адресным входомузла памяти адресных микрокоманд,выход адреса операционных микрокомандкоторого является первым выходомблока выборки адресных микрокоманд,первые входы элементов ИЛИ группыявляются первым входом блока, выходадреса передачи управления узла памяти адресных микрокоманд являетсявторым выходом блока выборки адрес 40ных микрокоманд, вторые входы элементов ИЛИ группы являются вторымвходом блока, выход адреса очередной микрокоманды узла памяти адресных микрокоманд является третьим45выходом блока, вход установки в нольрегистра адреса является третьим входом блока, выход кода приоритета узла памяти адресных микрокоманд яв"ляется четвертым выходом блока,третьи и четвертые входы элементов ИЛИ группы являются соответственно четвертым и пятым входами блока,вторые входы сумматоров по модулюдва группы являются шестым входом 55блока, синхронизирующий вход деширатора адреса и вход элемента задерзки объединены и являются седьмым входом блока, выход элемента за держки является пятым выходом блока, выход окончания выполнения микропрограммы узла памяти адресных микрокоманд является шестым выходом блока.Кроме того, блок выборки операционных микрокоманд содержит регистр адреса дешифратор адреса,узел памяти операционных микрокоманд,причем информационный выход регистра адреса соединен с входом дешифрато" ра,выход которого соединен с адресным входом узла памяти операционных микрокоманд, выход которого явля" ется выходом блокаинформационный вход регистра адреса является информационным входом блока, синхронизирующий вход дешифратора адреса является синхронизирующим входом блока. Блок приема содержит группу из(где К " глубина очереди) регистров приема, К +1 групп элементов ИЛИ, Кгрупп элементов И, группу одновибраторов, демультиплексор,триггер управления, два элемента И, элемент задержки, информационный вход демультиплексора является информационным входом блока, первый выход демультиплексора соединен с информационным входом первого регистра приема, ,1-й ( 1 2,К) выход демуль" типлексора соединен с первыми входами элементов ИЛИ (1-1)-й группы, выходы которых соединены с информационными входами (1-1)-го регистра приема, инверсный выход которого соответственно с входами элементов И групп, выходы 1"х элементов И групп соединены с 1-м разрядом управляющего входа демуль" тинлексора, первым входом перно-.го элемента И и входом-го ( 1 щК) элемента И групп, выходы демультиплексора соединены соответственно с входами элементов ИЛИ К-й группы, выходы которых соединены с входами соответствующих одновибраторов группы, выходы которых соединены с первыми входами соответствующих элементов ИЛИ 0+1)-Й группы, выходы которых соединены с синхронизирующими входами соответствующих регистров приема группы, единичный вход триггера управления является управляющим входом бпока, единичный выход триггера11084 30 управления соединен с первым входом второго элемента И, второй вход которого является синхронизирующим входом блока, выход второго элемента И соединен с вторыми 5 входами элементов ИЛИ (1+1)-й группы и входом элемента задержки, выход которого соединен с нулевым входом триггера управления, выход первого элемента И является вторым 10 выходом блока приема, выход 1 -го . регистра приема является первым выходом блока приема.Предлагаемое устройство позволяет задавать коды приоритета микро программ, выполняемых модулем системы, а также коды приоритета поступивших на обслуживание запросов от аналогичных микропрограммных устройств управления, Кроме того,оно Ю дает возможность задавать абсолютный приоритет отдельных участков выполняемой микропрограммы. Кажцая из выполняемых микропрограмм М; (1 = 1,т) имеет определенный при оритет Р ( 1 = 1,) выполнения для осуществления анализа, какую из микропрограмм (свою или поступившего запроса) выполнять устройству.Отдельные участки выполняемой микропрограммы имеют абсолютный приоритет выполнения, т.е. в том случае, когда устройство выходит на обработку такого участка, поступивший запрос на обработку не прерывает выполняемой микропрограммы с более низким приоритетом до окончания обработки участка микропрограммы с абсолютным приоритетом.На фиг.1 представлена функцио нальная схема предлагаемого микропрограммного устройства управления; на фиг.2 - функциональная схема блока выборки адресных микрокоманд; на фиг.З - функциональная схема бло 45 ка выборки операционных микрокоманд, на фиг.4 - функциональная схема блока приема; на фиг.5 - пример выполнения 1-й задачи системой из трех аналогичных микропрограммных устройств0 управления Г 23; на фиг.5 Ь - то же,для системы из данных микропрограммных устройств управления. Иикропрограммное устройство управления содержит (фиг.1) блок 1 выборки адресных микрокоманд, блок 2 выборки операционных микрокоманд, регистр 3 передачи управления, группу элемен 47 8тов ИЛИ 4, блок 5 приема, буферный регистр 6, группу элементов И 7, буферный регистр 8, группу элементов И 9, блок 10 сравнения, элемент НЕ 11, одновибратор 12, элемент 13 задержки, группу элементов И 14, дешифратор 15, элемент ИЛИ 16, М-групп элементов И 17, 1-17, одно- вибратор 18,М групп элементов И 19,1-19,И группу элементов И 20.На фиг,1 обозначены информационный вход 21 устройства, пятый вход .22 блока выборки адресных микрокоманд, информационные входы 23, 24 и 25 устройства, информационные выходы 26 и 27 устройства, второй 28,первый 29, четвертый 30, третий 31 входы блока выборки адресных микрокоманд, первый 32, пятый 33, третий 34, шестой 35, второй 36, четвертый 37 выходы блока выборки адресных микро- команд.Блок 1 выборки адресных микрокоманд (фиг.2) содержит группу элементов ИЛИ 38, группу сумматоров 39.1-39.К по модулю два, регистр 40 адреса, дешифратор 41 адреса, элемент 42 задержки, узел 43 памяти адрес ных микрокома нд .Блок 2 выборки операционных микрокоманд (фиг.З) содержит регистр 44 адреса, дешифратор 45 адреса и узел 46 памяти операционных микро- команд.Блок 5 приема (фиг.4) содержит демультиплексор 47 с входами 48 и 49, группу из К регистров 50.1-50.К приема (где К - глубина очереди), группу элементов И 51.1-51.К группы элементов ИЛИ 52.1-52. К группу одновибраторов 53.1-53.К группу элементов ИЛИ 54.1-54. К Кгрупп элементов ИЛИ 55,1-55.(К), элемент И 56, триггер 57 управления, элемент И 58, элемент 59 задержки. Работа предлагаемого микропрограммного устройства управления возможна в трех режимах; обработки собственных микропрограмм, выдачи адреса и приоритета микропрограмм на обработку аналогичным микропрограммным устройством управления, обработки микрокоманд по запросу с другого аналогичного устройства.В исходном состоянии элементы памяти устройства находятся в нулевом состоянии.15 20 30 35 40 45 50 5 9 11Работа устройства в реюме обработки собственных микропрограмм осуществляется следующим образом.Вначале подают на вход 21 устройства код операции, определяющий начальный адрес микропрограммы. Так как блок 5 приема находится в нулевом состоянии (нет запросов с других устройств на обработку), сигнал с третьего выхода этого блока разрешает прохождение со входа 21 начального адреса выполняемой микропрограммы через группу элементов И 20 и группу элементов ИЛИ 38 на информационный вход регистра 40 адреса блока 1 выборки операционных микрокоманд. После прихода на синхронизирующий вход дешифратора 4 1 адреса импульса с входа 24 происходит выборка управляющей информации из узла 43 памяти по адресу, записанному в регистре 40 адреса. С узла 43 памяти считывается микроко.- манда, формат которой определяет адрес операционной микрокоманды (выход 32), косвенный адрес следующей адресной микрокоманды (выход 34) идентификатор (признак-метка) окончания выполнения микропрограммы (выход 35); адрес передачи управления (выход 36) и код приоритета выполняемой микропрограммы (выход 37).Код адреса операционной микро- команды с выхода 32 записывается в регистр 44 адреса (фиг.3) блока 2. По тактовому импульсу, приходящему с задержкой на элементе 42 задержки блока выборки адресных микрокоманд с выхоца 33 на синхронизирующий вход девтифратора 45 адреса, считывается операционная микрокоманда на узле 46 памяти на управление, например, арифметико-логическим устройством процессора или другим операционным блоком средств обработки информации.Кроме того, по первой адресной микрокоманде с выхода 37 блока 1 на информационный вход регистра 3 передачи управления записывается код приоритета выполняемой микропрограммы. Код адреса следующей адресной микрокоманды, снимаемый с выхода 34 блока 1, содерют постоянную Ая и переменную АР части. Переменная часть кода адреса следующей адресной микрокоманды определяет мо 7 1 Одифи 1 в 1 руемую часть адреса поступающими логическими условиями на вход23 блока 1 выборки адресных микро"команд. Код косвенного адреса следующей адресной микрокоманды с выхода 34 поступает на вход 28 и через группу элементов 38 записываетсяв регистр 40 адреса. Поступающие свхода 22 логические условия модифицируют переменную часть кода на группе сумматоров 39. 1-39. К помодулю два. В зависимости от поступивших логических условий в регистре 40 адреса формируется адресочередной адресной микрокоманды,который с приходом импульса с входа23 устройства производит выборкуновой адресной микрокоманды иэ узла43 памяти блока 1 выборки адресныхмикрокоманд, и устройство функционирует аналогичным образом,В определенных участках микропрограммы могут находиться микрокоманды, осуществляющие выдачу запроса на обработку микропрограмманалогичным устройствам управленияс определенным приоритетом.Работа устройства в режиме выдачизапроса заключается в следующем.При необходимости передачи управления другому аналогичному микропрограммному устройству в формате,микрокоманды с узла 43 памяти блока 1 считывается информация об адресеследующей микрокоманды с выхода 34на вход 28 блока 1, код устройства,которому необходимо передать управление с выхода 36, код адреса микропрограммы, с которого устройстводолжно начать обработку, поступаетс выхода 34 на входы Мгрупп элементов И 17,1-17,М Кроме того,с выхода 37 блока выборки адресныхмикрокоманд считывается код приоритета, с которым должен быть выполненвыдаваемый запрос. Код устройствапередачи управления и код приоритетазапроса с выходов 36 и 37 блока выборки адресных микрокоманд записываются в регистр 3 передачи управления. При выполнении микрокоманды передачи управления в поле 30регистра 3 записывается метка-признак, которая поступает на вход группы элементов И 7 и вход группыэлементов И 14 и запрещает тем самымперезапись информации соответственноиз буферного регистра 6 в буферныйрегистр 8, а также из блока 5 при20 40 Таким образом, если код приоритетавыполняемой микропрограммы большекода приоритета запроса, то на выходеблока 10 сравнения имеется сигнал логической единицы. В этом случае прерывания выполняемого процесса непроисходит.Если код приоритета в запросебольше кода приоритета обрабатываемой (собственной) микропрограммы, 10то на выходе блока 10 сравненияпоявляется сигнал логического нуляи по перепаду на элементе НЕ 11 навыходе одновибратора 12 появляетсйимпульс. Этот импульс поступает 15на входы группы элементов И 7 и осуществляет тем самым перезаписьадреса очередной микрокоманды прерванной микропрограммы из буферногорегистра 6 в буферный регистр 8.В буферном регистре 6 хранятсякоды адресов очередных адресныхмикрокоманд во время выполнениямикрокоманд. Поэтому код очередной(не выданной на обработку из-за 25прерывания) адресной микрокомандыпереписывается в буферный регистр8, где хранится на время обработкизапроса.Одновременно с перезаписью кода З 0адреса очередной (невыполненной)адресной микрокоманды в буферныйрегистр 8 сигнал с выхода одновибратора 12 поступает через вход 31блока 1 выборки адресных микро 35команд на вход установки в нольрегистра 40 адреса, который обнуляется. Сигнал с выхода одновибратора 12 через элемент 13 задержкипоступает на первые входы группыэлементов И 14 и разрешает прохождение кода адреса микрокоманды,с которой необходимо начать выполнение микропрограммы запроса,на вход 30 блока 1 выборки адресных микрокоманд. Кроме того, сигналс выхода одновибратора 12 поступает на управляющий вход блока 5приема и переводит триггер 57управления в единичное состояние, 50Адрес поступившего запросазаписывается с входа 30 через группу элементов ИЛИ 38 в регистр 40адреса, и работа микропрограммногоустройства управления начинается в55режиме обработки запроса аналогично тому, как проходит обработка"собственных" микрокоманд. По окончании процесса обработки микропрограммы по запросу с выхода 35 блока 1 выборки адресных микро- команд выдается метка окончания выполнения микропрограммы. Данная метка обнуляет буферный регистр 6 и, поступая на входы группы элементов И 9, разрешает перезапись о коде адреса микрокоманды, невыполненной вследствие прерывания, из буферного регистра 8 в регистр 40 адреса. По окончании выполнения микропрограммы запроса метка с выхода 35 поступает на синхронизирующий вход блока 5 приема. Сигнал с синхронизирующего входа этого блока через элементы И 58 и ИЛИ 54 . 1-54 .К поступает на синхронизирующие входы регистров 50.1-50. К приема. Таким образом, после выполнения запроса очередь продвигается вперед. Далее устройство продолжает работу в одном из перечисленных режимов.В процессе выполнения микропрограммы отдельные участки выполняемой микропрограммы имеют абсолютный приоритет, т.е. эти участки не могут быть прерваны. В этом случае в последней микрокоманде перед участком абсолютного приоритета с выхода 37 блока 1 выборки адресных микрокоманд записывается в поле 3.2 регистра 3 передачи управления код абсолютного приоритета.При выходе из участка абсолютного приоритета в поле 3.2 регистрапередачи управления заносится код выполняемой программы.По окончании выполнения микропрограммы и микропрограмм запроса с выхода 35 блока 1 выборки адресных микрокоманд поступает сигнал на обнуление буферного регистра 6 элементы памяти устройства в нулевом (исходном) состоянии. Микропрограммное устройство управления готово к выполнению новых микропрограмм.Таким образом, реализация передачи управления другому микропрограммному устройству, занятому обработкой микрокоманд, осуществление преры" вания процесса обработки микрокоманд при запросе на выполнение микропрограммы с более высоким приоритетом, а также продолжение процесса обработки микрокоманд после выдачи запроса позволяет расширить область применения микропрограммного устройства управления.