Устройство для контроля сопротивления

(57) Изобретение отн измерительной техник ится к элект предназначления разли контроля сопр пей. Цель изоб стоверности Фу ается путем об о контроля в и но дл тения - повыше ционирования -ых ц ие д спечения непреоцессе Функциоя возможности ос рывнониров обеспече р обе еис я 2 состо ры 13 В зле и в ретение относится к ельной технике и пр допускового контрол азличных цепей в ко ельной аппаратуре,Целью изо 1 з бретения явля гости Ьункцио гс я п овышерован ктроие достовер устройства. На Фиг. 1 ройства длядназнач.есопротив трольноизмерино дляленияизмери ре нт на схема уст- противленияф ОСУДАРСТВЕНКЬЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТИРЬГИПРИ ГКНТ СССР(56) Авторское свидетельство ГССРР 500506, кл, С 0 1 Н 27/ОО, 1974.Авторское свидетельство ГГСГР 1029102, кл. С 01 11 27/00, 198 1.(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СОПРОТИВЛЕНИЯ ения самопроверки устроиства печения точной локализации авности. Нажатием переключатестройство приводится в исходное ние. Триггеры 3, 10, 21, регист 30, счетчики 16, 19 обнуляются. ентах памяти блока 14 памяти лементе памяти блока 24 управлевычислений записана программа роверки. Измеряемые сопротивления 6 подключены к выходу 37 коммутатора 5 и входам 39 коммутатора . Через линию 23 задержки триггер 10 переводится в состояние "1". Комбинация выходных сигналов со счетчика 16 импульсов поступает на дешиФратор 15, с выхода которого код поступает на входы из коммутатора 7, и обеспечивается подключение одного из контролируемых сопротивлений 6 к входу аналого-циФро, - вого преобразователя 8. Выходные сигналы со счетчика 19 поступают на дешифратор 17. Выходной сигнал с триггера 10 через линию задержки 9 поступает на управляюций вход аналого- д циФрового преобразователя 8, Выход- ной сигнал с циФроаналогового преобразователя 33 поступает на первый вход блока 32 сравнения, на второй ( вход которого подается напряжениеф от источника 11 эталонного напряжения. Если значение измеряемого сопротивления не лежит в заданном диапазоне, то с выхода 66 блока 29 совпа- (юй дения кодов сигнал через блок 24 ОЧ управления и вычислений поступает на ффф вход прерывания микропроцессора. Ю Результат отображается в блоке 25 индикации. 6 ил.на фиг. 2 - схема первого коммутатора; на фиг. 3 - схема второго коммутатора; на фиг. 4 - схема блокапамяти; на фиг, 5 - схема блока управления и вычислений; на фиг. 6схема блока совпадения кодов.Устройство дпя контроля сопротивления содержит переключатель 1, переключатель 2, КБ-триггер 3, блок 4 10эталонных резисторов, первый коммутатор 5, и объектов контроля 6, второйкоммутатор 7, аналого-цифровой преобразователь О, линию 9 задержки,ЙБ-триггер 10, источник 11 эталонного 15напряжения, элемент ИЛИ 12, регистр13, блок 14 памяти, дешифратор 15,счетчик 16 импульсов, дешифратор 17.элемент И 18, счетчик 19 импульсов,элемент ИЛИ 20, КБ-триггер 21, элементОИЗБА 22, линию 23 задержки, блок 24управления и вычислений, блок 25 индикации, элемент И 26, элемент И 27,регистр 23, блок 29 совпадения кодов,регистр 30, элемент И 31, блок 32 25сравнения, цифроаналоговый преобразователь 33, входы 34 коммутатора 5,вход 35 коммутатора 5, выход 36 коммутатора 5, выход 37 коммутатора 5управляющие входы 38 коммутатора 5, 30входы 39 коммутатора 7, вход 40 коммутатора 7, вход 41 коммутатора 7.выход 42 коммутатора 7, управляющиевходы 43 коммутатора 7, группу 4435и выходов блока 14 памяти, группу 45и входов блока 14 памяти, группу 46входов блока 14 памяти, группу 47 входов блока 14 памяти, группу 48 информационных входов блока 14 памяти,группу 49 адресных входов блока 14 па мяти, группу 50 управляющих входов блока 14 памяти, восьмую группу информационных входов 51 блока памяти 14,вход 52 блока 24 управления и вычислений, вход 53 блока 24 управления,выход 54 блока .24 управления, выход55 блока 24 управления, шину 56 данныхна считывание, шину 57 данных на запись, шину 58 управления, адреснуюшину 59, вход 60 блока 24 управления,50вход 61 блока 24 управления, адресныйвход 62 блока 29 совпадения кодов,управляющий вход 63 блока 29 совпадения, информационный вход 64 блока 29совпадения, группу 65 входов блока29 совпадения, выход 66 блока 29 сов 55падения, группу входов 67 блока 29совпадения,Коммутатор 5 (Лиг2) содержит реле 63, реле 69, реле 70, замыкающийся контакт 71 реле 68, замыкащцийся контакт 72 реле 69, переключаюцийся контакт 73 реле 70.Коммутатор 7 (фиг. 3) содержит реле 74, реле 75, реле 76, замыкающийся контакт 77 реле 72, замькающийся контакт 78 реле 76, размыкающийся контакт 79 реле 74, замыкающийся контакт 80 реле 74,Блок 14 памяти (фиг, 4) содержитэлемент 81 памяти, элемент 32 памяти, элемент 33 памяти.Блок 24 управления и вычислений(фиг. 5) содержит переключатель 84,КБ-триггер 35, элемент ИЛИ 86, генератор 87 импульсов, элемент И 88, генератор 89 импульсов, элемент И 90,микропроцессор 9 1, элемент НЕ 92,элемент ИЛИ 93, элемент 94 памяти,переключатель 95, КБ-триггер 96, шины данных на считывание 56 и на запись 57, шину 58 управления и адресную шину 59.Блок 29 совпадения кодов (фиг, 6)содержит группу 97 элементов И, элемент 98 совпадения и группу 99 элементов И,Выход переключателя 1 подключен к Б-входу триггера 3, К-вход которого соединен с выходом переключателя 2, входом 52 блока 24 управления и вычислений, первым входом элемента ИЛИ 20, первым входом элемента ИЛИ 22, вторым входом элемента ИЛИ 12, К-вхо-. дом триггера 21, прямой выход триггера 3 подключен к управляющему входу 35 коммутатора 5, к управляющему входу 41 коммутатора 7, к второму входу элемента И 13 и к первому входу элемента И 2, выход 36 коммутатора 5 соединен с управляющим входом 40 коммутатора 7, выход 37 через объект контроля (контролируемые сопротивления) б подключен к группе 39 информа" ционных входов коммутатора 7, управляющие входы 43 которого соедине-ны с и выходами дешипратора 15, а выход 42 - с информационным входом аналого-цифрового преобразователя 8, входы 34 коммутатора 5 соединены с выходами блока 4 эталонных сопротивлений, вход которого подключен к выходу источника 1 эталонного напряжения, входы 38 коммутатора 5 подключены к и выходам регистра 13, которыесоединены с группой 45 п входов блока ,14 памяти, группа 46 и входов которого соединена с и выходами пешифратора 15. к информационным входам16512 которого подключены выходы счетчика 16 импульсов, счетный вход которого соединен с .выходом 54 блока 24 управления и вычислений, со счетным входом5 счетчика 19 импульсов, с входом.линии 23 задержки и с вторым входом элемента ИЛИ 22, выходы счетчика 19 импульсов подключены к входам дешифратора 17,.выходы которого соединены 0 с группой 47 и входов блока 14 памяти, группы 48, 49, 50, 51 управляюпщх, адресных и информационных входов соединены по шинам данных 56, 57, управления 58 и адресным 59 шинам с соответ ствующими выходами 56, 57, 58, 59 блока 24 управления и вычислений, выход 55 которого подключен к первому входу блока 25 индикации второй вход которого соединен с выходом дешифра,тора 15, с первым входом элемента И 18, с вторым входом элемента ИЛИ 20, входом 53 блока 24 управления и вычислений, выход элемента ИЛИ 20 подключен к установочным входам счетчиков 16 и 19 импульсов, выход источника 11 эталонного напряжения соединен с вторым входом блока 32 сравнения, выход которого соединен с первым входом элемента И 31, выход которого подклю чен к входу 60 блока 24 управленияи вычислений, к входу 61 которого подключен выход 66 блока 29 совпадения кодов, входы 62, 63, 64 которого соединены по шинам адреса 59, управления 58 и данных 56, 57 соответственно с информационными выходами блока 29 управления и вычислений, .к кото- рому по соответствующим шинам:подключены первый, второй-и третий входы 40 регистра 28, третья группа входов блока 25 индикации, первый, второй входы и выход элемента И 26, второй, третий входы и выход элемента И 27, третий .вход элемента И 26 соединен с прямым выходом КБ-триггера 21, к Б-входу которого подключен выход элемента И 18, выход элемента ИЛИ 22 соединен с управляющими входами регистров 13 и 30, к и входам регистра 13 подключена группа 44 выходов блока 14 памяти, выход линии 23 задержки соединен с Б входом КБ-триггера 10, к К-нходу которого подключен выход элемента ИЛИ 12, первый вход которого соединен с.выходом аналого-циАрового преобразователя 8 и с вторым входом элемента И 31, прямой выход ВБ-триггера О соединен с входом линии 9 задержки,6неход которой подключен к второму входу аналогон 1 фровч о преобразователя 8, и выходов которого соединены с и входами нфроаналогового преобразователя 33 и с и входами регистра 30, и выходов которого подключены к группе 67 и входов блока 29 совпадения, группа 65 и входов 65 которого соединена с и выходами регистра 28, выход циАроаналогового преобразователя 33 соединен с первым входом блока 32сравнения,устройство для контроля сопротивления работает следующим образом. Нажатием переключателя 2 устройство приводится в исходное состояние, т.е.триггеры 3, 10, 21, регистры 13, 30,счетчики 1 б, 19 импульсов приводятсяв состояние "0", В элементы 81, 82,83 памяти блока 14 памяти и в элементе 94 памяти блока 24 управления и вычислений записана программа проверки,Измеряемые сопротивления 6 подключены к выходу 37 коммутатора 5 и квходам 39 коммутатора 7. В режиме конт"роля сопротивления устройство начинает работать с нажатием переключателя84. При этом триггер 85 перебрасывается в состояние "1" и на синхронизирующий вход микропроцессора 91 черезэлемент И 90 поступают импульсы с генератора 89 импульсов. Микропроцессор91 переходит к выполнению программыконтроля сопротивления на соответствующем диапазоне.Одновременно через элемент И 88в счетчики 1 б и 19 импульсов записывается первый импульс, а также черезлинию 23 задержки переводится в состояние "1" триггер 10. Комбинациявыходных сигналов со счетчика 16 импульсов поступает на дешиАратор 15,С его выхода снимается код, которыйпоступает на входы 43 коммутатора 7.Он обеспечивает подключение одногоиз контролируемых сопротивлений 6ко входу аналого-циАрового преобразователя 8.Выходные сигналы со счетчика 19поступают на дешиАратор 17. Код, снимаемый с дениАратора 17, обеспечивает считывание с элемента 83 памятив регистр 13 кода, соответствующегоподключенному эталонному сопротивлению в блоке 4 эталонных резисторов.Выходная инАормация с регистра 13поступает на входы 38 коммутатора 5,который в соответствии с поступившимкодом обеспечивав г подклнэчение этлонного резистор с блок 4 к выходу 37 коммуттора 5Кроме того вихоцные сигналы с ЛеФ5 киАртора 15 поступают на вход элемента 82 пмяти блок 14, обеспечивая считывание с него код верхнего предел лля контролируемого сопротивления 6, Этот код зписывается в первую группу разрядов регистра 28.Выходная информация с регистра 13 подается также на элемент 8 1 памяти блок. 14, обеспечивая считывание с него кода нижнего предела лля контролируемого сопротивления 6. Этот код записывается во вторую группу разрядов регистра 28.Выходной сигнал с триггера 1 О через линию 9 задержки поступает на управляющий вход аналого-циАрового преобразователя 8 обеспечивая начало его работы. С вторых выходов аналого-циАрового преобразователя 8 считывается параллельный код, пропорцио нальный падению напряжения на эталонном резисторе в блоке 4 и измеряемом сопротивлении 6. Этот код поступает на инАормационные входы регистра 30 и циАроаналогового преобразователя 33.,30 Выходнои сигнал с циАроаналогового преобразователя 33 поступает на первый вход блока 32 сравнения, на второй вход которого подается напряжение от источника 11 эталонного напряжения.При исправной работе аналого-циАрового преобразователя 8 напряжениепоступающее с выхода блока 33, меньще эталонного напряжения от источни ка 11. В этом случае блок 32 сравнения выдает сигнал, эквивалентный логическому нулю. Если сигнал с выхода блока 33 равен или больще напряжения источника 11, то блок 32 сравнения выдает сигнал, эквивалентный логической единице, который поступает на второй вход элемента И 31.На первый вход элемента И 31 поступает сигнал "Окончание преобразования" с первого выхода аналого-цифрового преобразователя 8. Этот же сигнал через элемент ИЛИ 12, поступает на й-вход триггера 10 и возвращает его в исхолное (нулевое) состояние,С выхода регистра 30 сигнал посту 55 пает на вторые входы группы 99 элементов И блока 29 совпадения кодов. На первые вхолы группы 99 элементов И подается кол с адресной щнны 59 иинны управления 58, С выходов группы 99 элементов И сигнал поступаетна элемент 98 совпадения, При наличиисигналов на обеих группах входов эл". -мент 98 осуществляет сравнение поступивиего кола, эквивалентногс измеряемому сопротивлению 6, с кодом нижнего и с кодом верхнего пределов,В случае, если значение измеряемого сопротивления не лежит междузначениями верхнего и нижнего пределов, то с выхола 66 блока 29 совпадения кодов выдается сигнал, эквивалентный единице, который через элемент ИЛИ 93 блока 24 управления ивычислений поступает на вход прерывания микропроцессора 91. Одновременноэтот сигнал поступает на вход элемента ПЕ 92.По этому же сигналу осуществляется прекращение подачи импульсов сгенератора 87 на элементы устройстваконтроля,Аналогично работает устройство,если напряжение на первом входе блока 32 сравнения превыщает напряжение,поступающее на второй вход,Локапизация сопротивления Р, параметры которого не укладываются вдопуски, осуществляется микропроцессором 9 1 по информации, снимаемойс блока 14 памяти, и индицируетсяна блок 25 индикации.Для проведения проверки необходимонажать переключатель 84.Если параметры сопротивления Еэукладываются в заданные пределы, тоследующим импульсом, поступающим свыхода генератора 87 импульсов, происходит подключение очередного сопротивления 6 к входам аналого-циАровогопреобразователя 8, триггер 10 переводится в состояние "1" и процессконтроля сопротивления повторяется,Этот процесс продолжается до техпор, пока не будут опровены все исопротивлений 6. При возбуждении(и+1) выхода у лешиАратора 15 происходит сброс триггера 21 через элементИЛИ 86. Одновременно на блок 25 индикации выдается инАормация об окончании проверки.Для определения технического состояния самого устройства предусмотрен в работе, устройства режим самопроверки. С этой целью нажимаетсяпереключатель 1, триггер 3 переводит ся в состояние "1". 1:го ныхс 1 дным си 1- налом обеспечивается отключение входов и выходов сопротивлений б и подключение блока 4 эталонных резисторов через коммутаторы 5 и 7 к аналогоцифровому преобразователю 8 с 1 дновременно подается сигнал на элементы И 18 и 27. После того как микропроцессор 91 считает информацию с элемен-О та И 27. начинается процесс самопроверки устройства.При возбуждении (и+1) выхода в дешифраторе 15 происходит переброс триггера 21 в состояние "1". Выходной сигнал триггера 21 поступает на элемент И 26. Считанный единичный код с элемента И 31 соответс 1 вует оконча-. нию самопроверки устройства.Коды нижнего и верхнего пределов измеряемых сопротивлений хранятся в элементе 94 памяти блока 24 управления и вычислений и через микропроцессор 91 записываются в элементы 81, 02, 83 памяти блока 14 памяти. 25За счет непрерывного контроля я процессе функционирования устройства, обеспечения возможности проведения самопроверки устройства и обеспечения точной локализации места неисправности порышается достоверностьфункционирования устройства,Формула изобретения Устройство для контроля сопротивления, содержащее два коммутатора, источ 35 ник эталонного напряжения, две линии задержки, блок памяти, первый счетчик импульсов, первый элемент И, блок совпадения кодов, последовательно соединенные блок сравнения и цифро аналоговый преобразователь, два переключателя, блок индикации, о т л ич а ю щ е е с я тем, что, с целью повышения дсстоверности функционирования устройства, дополнительно введе. ны три КБ-триггера, три элемента И, три элемента ИЛИ, три регистра управления, аналого-цифровой преобразователь, блок эталонных резисторов, второй счетчик импульсов два дешифрато ра, блок управления и вычислений, выход первого переключателя подключен к 8-входу первого триггера, К-вход которого соединен с выходом второго переключателя, первым входом блока уп 55 равлеиия и вычислений, первьи входом первого элемента ИЛИ, первым входом второго элемента ИЛИ, первым входом третьего элемента ИЛИ, В-входом второого триггера, прямой выход первого КЯ-триггера подключен к управляющему входу первого коммутатора, к первому управляющему входу второго коммутатора, к первому входу первого элемента И и первому входу второго элемента И, первый выход первого коммутатора соединен с п рвим управляющим входом второго коммутатора, второй выход первого коммутатора соединен с клеммой для подключения первых выводов контролируемых сопротивлений, вторые выводы которых подключены к первой группе информационных входов второго коммутатора, вторые управляющие входы которого соединены с и выходами первого дешифратора, а выход - с информационным входом аналого-цифрового преобразователя, вторые входы первого коммутатора соединены с выходами блока эталонных сопротивлений, вход которого подключен к выходу источника эталонного напряжения, третьи входы первого коммутатора подключены к и входам первого регистра и к первой группе и входов блока памяти, вторая группа и входов которого соединена с и выходами второго дешифратора, к информационным входам которого подключены выходы первого счетчика импульсов, счетньй вход которого соединен с первым выходом блока управления и вычислений, с счетным входом второго счетчика импулсов, с входом первой линии задержки и с вторым входом второго элемента ИЛИ, выходы второго счетчика импульсов подключены к входам второго дешифратора, выходы которого соединены с третьей группой и входов блока памяти, четвертая, пятая, шестая и седьмая группы входов которого соединены с вторым, третьим, четвертым и пятым выходами блока управления и вычислений, шестой выход которого подключен к первому входу блока индикации, второй вход которого соединен с выходом второго дешийратора, с вторым входом первого элемента И, с вторым входом первого элемента ИЛИ, вторым входом блока управления и вычислений, выход первого элемента ИЛИ подключен к установочным входам первого и второго счетчиков импульсов, выход источника эталонного напряжения соединен с вторым входом блока сравнения, выход которого соединен с гервым входом третьего элемента И, выход которого подключен к третьему входу блока уп 1651231равления и вычислений, к четвертому входу которого подключен выход блока совпадения кодов, первый, второй, и третий входы которого соединены с5 третьим, четвертым и пятым выходами блока управления и вычислений и с первым, вторим и третьим входами второго регистра соответственно, третий, четвертый и пятый входы блока индикации соединены соответственно с вторым, четвертым и пятым выходами блока управления и вычислений, первым, вторым входами и выходом четвертого элемента И, вторым, третьим входами и выхо дом второго элемента И, третий вход четвертого элемента И соединен с прямым выходом второго КЯ-триггера, к Я-входу которого подключен выход первого элемента И, выход второго элемента ИЛИ соединен с управлявщими входами первого и третьего регистров,к и входам первого регистра подключена первая группа выходов блока памяти, выход первой линии задержки соединен с Я-входом третьего ЙЯ-триггера, к К-входу которого подключен выход третьего элемента 1 ШН, второй вход которого соединен с выходом аналого-циАрового преобразователя и с вторым входом третьего элемента И, прямой выход третьего ЕЯ-триггера соединен с входом второй линии задержки, выход которой подключен к второму входу аналого-ципрового преобразователя л виходов которого соединены с и входами цифроаналогового преобразователя и с и входами третьего регистра, и выходов которого подключены к четвертой группе и входов блока совладения, пятая группа и входов651231 ю 8 бд 63 Составитель ). Минкин Редактор (. Стенина Теуред И.Лидык Корректор И. Самбо ска Рр Р 1 . Самборскаета по изобретениям и отк ч, Ж, Раушская ваб д иям при ГКНТ ССС