Устройство контролируемого пункта

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 09) 01) ОМИТЕТ СССРИЙ И ОТКРЫТИЙ НИ ЛЬСТВУ ГОСУДАРСТВЕННЫПО ДЕЛАМ ИЗОБРЕТЕН ОПИСАНИЕ ИЗ Н АВТОРСКОМУ СВИДЕТЕ(71) Харьковское научно-производственное объединение по системам автоматизированного управления(56) Авторское свидетельство СССРУ 858062, кл, С 08 С 19/28, 1981.Вопросы промышленной кибернетики,труды ЦНИИКА. М.: Энергия, 1980,вып. 62,.У 9.(54)(57) 1. УСТРОЙСТВО КОНТРОЛИРУЕМОГО. ПУНКТА, содержащее линейныйблок, первый вход н первый выход которого являются соответственно линейным входом и линейным выходомустройства, блок управления, объединенные первый и второй входы-выходы и объединенный выход которогоподключены соответственно к шинеданных, шине управления ишине адреса, объединенный вход, объединенный выход и объединенный вход-выходпервого блока памяти подключенысоответственно к шине адреса, шинеданных и шине управления, объединенный вход и объединенные первый и второй входы-выходы блока согласованиясоединены соответственно с шиной адреса, шиной управления и шиной данных, вход и выход блока согласования являются соответственно информационным входом и управляющим выходом.устройства, о т л и ч а ю щ ее с я тем, что, с целью расширенияфункциональных возможностей устройства путем накопления статистической информации, в него введены второй блок памяти, блок обмена данными, формирователи сигналов, шифратор признака запуска, таймер и элемент ИЛИ, входы которого соединеныс выходом первого формирователясигналов, с входом и первым выходомвторого формирователя сигналов, второй выход которого соединен с шинойуправления, выход элемента ИЛИ подключен к входу второго блока памяти,к входу блока управления и к первому входу блока обмена данными, второй вход и выход которого соединейысоответственно с вторым выходом и вторым входом линенного блока, объединенные входы и объединенные первые н вторые входы-выходы второго блока памяти, блока обмена данными и тай,мера соединены соответственно с шиной адреса, шиной управления и шиной данных, выход третьего формирователя сигналов соединен с входом шифратора признака запуска, объединенный вход и объединенный вход-выход которого соединены соответственно с шиной адреса и шиной управления, выход шифратора признака запуска соединен с шиной данных.2, Устройство по п. 1, о т л ич а ю щ е.е с я тем, что блок управ ления содержит дешифратор команд, дешифратор управляющих сигналов, регистр команд, регистр адреса, регистр управляющих сигналов, регистр приоритета, регистр запроса, блок регистров, элементы согласования, селектор адреса, элемент суммирования и вычитания, селектор приори13 1211 35 45 Сигналом УСТ счетчик 39 номера команд устанавливается в нулевое состояние, а формирователь 37 тактовых импульсов блокируется, После снятия сигнала УСТ формирователь 37 запускается от генератора 36 и выда ет позиционный сигнал, поступающий на регистр 27 управляющих сигналов и нулевой установочный вход триггера 42, и серию тактовых импульсов, поступающих на дешифратор 38. 55При обращении блока 6 к блокам устройства код выполняемой операции из блока 44 регистров общего назначеПри отключении питания устройства на первом выходе формирователя 12вырабатывается сигнал ЗПР, которыйчерез шину 22 и управляющую шину 18устройства поступает на управляющий 5вход-выход блока 6, По этому сигналу блок 6 считывает с таймера 8 текущее время и его код записывает ссоответствующим признаком в массивслужебной информации блока 2 памяти, 1 ОПосле этого блок 6 считывает с блока 1 команду "Останов" и прекращает свою работу.Через время, определяемое формирователем 12, на его втором выходе формируется сигнал УСТ, которыйчерез шину 21 поступает на элемент ИЛИ 7, сигнал с выхода которого поступает на входы блоков 2, 3,6 и блокирует их работу,При отключенном питании устройства блок 2 находится в режиме хранения информации, а таймер 8 продолжает отсчет времени.При несанкционированном включении питания устройства блок 6 обращается к таймеру 8, считывает с негокод значения времени и записываетего с соответствующим признаком вмассив служебной информации блока 2.Затем блок 6 формирует словосостояние, соответствующий бит которогоуказывает, что происходил несанкционированный останов,Кроме того, блок 6, обращаяськ блоку 5, устанавливает его в исходное состояние, не нарушающее работу объекта при включении устройства, после чего устройство переходитк выполнению рабочей программы пореализации алгоритма приема и обра-,ботки телеинформации,Блок 6 управления работает следующим образом,784 14ния через шину 47 заносится в регистр 27 управляющих сигналов. Черезвремя задержки, определяемое элементом 43, код операции из регистра 27поступает в дешифратор 25, которыйпри этом формирует соответствующийкоду один из управляющий сигналов;ЧТН или ЗАЛ при обращении к блокампамяти, ПРМ или ВДЧ при обращениик блокам ввода-вывода. Адрес адресуемого блока из счетчика 39 номеракоманд заносится в регистр 34, а снего - в элемент 28 согласования,выход которого является адресным выходом блока 6,По управляющему сигналу ЧТН илиПРМ адресуемый блок выставляет данные и сопровождает их сигналом ОТВ.По сигналу ОТВ, поступающему черезэлемент ИЛИ 41, триггер 42 устанавливается в единичное состояние. Приэтом дешифратор 38 вырабатывает сигнал, разрешающий прохождение данныхчерез элемент 30 в регистр 33 командили в элемент 32, или в блок 44 регистров,Через время задержки, определяемоеэлементом 43, с выхода дешифратора 25 снимается управляющий сигнал.После этого дешифратором 38 вырабатывается сигнал, запрещающий выдачуадресных сигналов с выхода элемента 28, Если данные поступили в регистр 33 команд, то дешифратор 38дешифрирует их и после этого на соответствующих выходах вырабатываетсигналы, обеспечивающие выполнениепринятой команды.1По управляющему сигналу ЗАП илиВДЧ данные адресуемому блоку выдаются из элемента 32 через элемент 30одновременно с адресными сигналами.Сигналы запроса прерывания (ЗПР,ЗПР) от инициативных блоковустройства поступают на управляющийвход-выход блока и заносятся в регистр 46. При одновременном поступлении нескольких сигналов ЗПР селектор 45 выделяет сигнал с высшимприоритетом, который затем кодируется шифратором 40 и поступает наодин из входов элемента 35 сравнения, На другой вход элемента 35 поступает код разрешенного уровня прерывания из регистра 31. Занесениекода разрешенного уровня прерывания в регистр 31 осуществляетсяпри выполнении команды выдачи дан15 1211784 16хранящейся в памяти 51 блока, начинается с нулевого адреса.В процессе выполнения команд, начиная с нулевого адреса, коммутатор 48 обращается к элементу 52. Приэтом сигналом с дешифратора 59 разрешается поступление сигналов адресапо шине 54 на Дешифратор 94, прохождение управляющих сигналов по ши 10 не 55 на дешифратор 94 и прохождениесигналов данных по шине 53 через элемент 93.При первом обращении к элементу 52 в регистр 96 режима заносится15 код, предписывающий прием данных излинии связи. Затем коммутатор 48переходит к опросу и анализу состояния регистра 98, контролирующего за-.вершение процесса приема регистра 9920 информационного слова иэ линии связи.После окончания приема регистром 99информационного слова коммутатор 48через элементы 93 и 61 согласованияпроизводит прием этого слова и за 25 носит его в АЛУ 58. Далее по командам, хранящимся в памяти 51, коммутатор 48 производит контроль принятогослова на достоверность, используяпри этом регистры 62 блока регистрови заносит его в память 76 элемента 49,ных (кода уровня приоритета) по адресу, присвоенному регистру 31, который распознается селектором 29.При этом при наличии сигнала ВДЧ,на выходе элемента И 26 формируетсясигнал, по которому из элемента 32через шину 47 в регистр 31 заносится код разрешенного уровня прерывания и этим же сигналом через эле-,мент ИЛИ 41 триггер 42 устанавлива-. ется в единичное состояние, Еслиуровень прерывания с шифратора 40выше разрешенного уровня, то навыходе элемента 35 формируется сигнал, поступающий на вход дешифратора 38, В этом случае в следующемцикле работы блока 6 в регистр 27из блока 44 регистров заноситсякод подтверждения ЗПР,Сигналом с регистра 27 шифратор 40 через шину 47 выдает кодуровня прерывания в регистр 33 команд и этим же сигналом через элемент ИЛИ 41 триггер 42 устанавливается в единичное состояние, В этомслучае информация, поступившая врегистр 33, всегда является командойчтения из фиксированной ячейки блока 1 памяти,.соответствующей данному уровню прерывания,После выполнения команды чтенияуказанный адрес по сигналам с дешифратора 38, через элемент 30 и шину 47 заносится в блок 44 регистров,затем переписывается в счетчик 39номера команд, В свою очередь содержимое счетчика 39 команд переписывается в блок 44 регистров для запоминания номера прерванной команды.Дальнейшая работа блока 6 по обработке прерывания будет выполняться с номера команды, хранящейся всчетчике 39. По окончании обработкипрерывания в счетчик 39 номера команд заносится номер прерванной команды, хранящейся в блоке 44, иблок 6 продолжает выполнение прерванной программы. Блок 3 работает следующим образом,Сигналом УСТ в программном коммутаторе 48 счетчик 64 команд устанавливается в нулевое состояние и производится блокировка формирователя 56 тактовых импульсов на время действия сигнала УСТ. После снятия сигнала УСТ выполнение йрограммы,При обращении узла 48 к памяти 76с дешифратора 59 поступает сигналвыборки на информационный вход триг гера 74, Если на его нулевом установочном входе в это время сигнал отсутствует, что свидетельствует оботсутствии обращения к памяти 76со стороны блока 6, то импульсами 40 с генератора 57, поступающими черезэлемент НЕ 75, триггер 74 устанавли вается в единичное состояние. Выходной сигнал триггера 74 удерживаеттриггер 73 в нулевом состоянии, чем 45 обеспечивается запрет обращения кпамяти 76 блока 6, разрешает прохождение адресных сигналов через элемент 82, сигналов данных через элемент 83, управляющих сигналов ЗАП и 50 ЧТН через элементы И 80 и 79 соответственно и через элемент 81 задержкипоступает на шину 55 как сигнал ОТВ.При этом сигналы ЗАП и ЧТН в память 76поступают через первые входы элемен тов ИЛИ 77 и 78 соответственно. После каждого цикла обращения к памяти 76 сигнал на информационном входе триггера 74 снимается, в резуль45 50 55 тате чего снимается и блокировка стриггера 73,По окончании приема массива информации из линии связи коммутатор 48 по командам, считанным изпамяти 51, обращается к фиксированной ячейке, например "Х", памяти 76,При этом адресный сигнал ячейки "Х"с элемента 82 поступает и на селектор 84 формирователя 50, На первомвыходе селектора 84 появляется логическая единица и поступает на первые входы элементов И 89 и 90. Поуправляющему сигналу ЗАП, поступающему через элементы И 80, ИЛИ 85и И 89, триггер 92 устанавливаетсяв единичное состояние, выходнойсигнал которого поступает на управляющий вход-выход блока как сигнал ЗПР, являющийся сигналом разрешения считывания информации блоком 6 с памяти 76,При обращении блока 6 к памяти 76с селектора 67 адреса поступаетсигнал выборки на информационныйвход триггера 73, При отсутствиисигнала на его нулевом установочном входе, свидетельствующем оботсутствии обращения к памяти 76со стороны коммутатора 48, триггер 73 импульсами с генератора 57устанавливается в единичное состояние. Выходной сигнал триггера 73удерживает триггер 74 в нулевомсостоянии, чем обеспечивается запрет обращения коммутатора 48 к па 5 кяти 76, разрешает прохождениеадресных сигналов через элемент 68,сигналов данных через элемент 69,управляющих сигналов ЗАП или ЧТНчерез элементы И 71 и И 72 соответственно и через элемент 70 задержки поступает на управляющийвход-выход блока как сигнал ОТВ,При этом управляющие сигналы ЗАПили ЧТН поступают на память 76через вторые входы элементов ИЛИ 77и 78 соответственно,Снятие сигнала ЗПР, выставленного по инициативе коммутатора 48, осуществляется путем обращения блока 6 к той же фиксированной ячейке "Х"Адресный сигнал ячейки "Х", так же, как и в предыдущем случае, ноступает на селектор 84. В результате на первом выходе селектора 84 появляется логическая единица, пос 5 1 О 15 20 25 ЗО 35 40 тупающая на вторые входы элементов И 89 и 90, По сигналу ЧТН сблока 6, поступающему через элементы И 72, ИЛИ 86 и И 90, триггер 92 устанавливается в нулевоесостояние, в результате чего снимается сигнал ЗПР.Информация, выдаваемая устройством контролируемого .пункта в линиюсвязи, записывается блоком 6 в память 76. По окончании записи блок 6обращается к фиксированной ячейке "У"памяти 76. При этом адрес ячейки "У"также поступает на селектор 84. Приэтом на втором выходе селектора 84появляется логическая единица и поступает на первые входы элементов И 87 и 88. По управляющему сигналу ЗАП от блока 6, поступающему через элементы И 71, ИЛИ 86 и И 87,триггер 91 устанавливается в единичное состояние, выходной сигнал которого поступает по шине 55 в регистр 66коммутатора 48 как сигнал ЗПР, являющийся сигналом разрешения считывания информации с памяти 76 коммутатором 48,По сигналу ЗПР и командам, считанным с памяти 51, узел 48 организует передачу информации из памяти 76 в канал .связи. В работе участвуют при этом элемент 93 согласования данных, регистры режима 96, передачи 97 и состояния 98.После окончания передачи информации в канал связи коммутатор 48 обращается к ячейке "У" памяти 76 врежиме чтения, В результате единичным состоянием с выхода элемента И 79через элементы ИЛИ 85 и И 88 триггер 91 будет переведен в нулевоесостояние и сигнал ЗПР будет снят,что свидетельствует о завершениипередачи информации из памяти 76в канал связи,Снятие сигнала ЗПР, выставленного по инициативе блока 6, осуществляется коммутатором 48 путем обращения к той же фиксированной ячейке "У", Так же как и в предыдущем случае, адресный сигнал ячейки "У" поступает на селектор 84. В результате на втором выходе селектора 84 появляется логическая единица, поступающая на вторые входы элементов И 87 и 88. По управляющему сигналу ЧТН от коммутатора 48, поступающему через элементы И 79, ИЛИ 8525 191211и И 88, триггер 91 устанавливаетсяв нулевое состояние, в результатечего сигнал ЗПР снимается,Блок 2 памяти работает следующимобразом. 5Работа блока происходит в режимезаписи, чтения и хранения информации, Запись и чтение информации осуществляется при поступлении на адресный вход, вход-выход данных иОуправляющий вход-выходблока соответственно адресных сигналов, сигналовданных и управляющих сигналов ЗАПили ЧТН. При этом адресные сигналычерез элемент 100 согласования адреса поступают на вход селектора 101адреса и на первый вход регистра 103.При совпадении адреса блока с адресом, записанным в селектор 101, навыходе селектора 101 формируетсясигнал выборки, который поступаетна первые входы элементов И 107и 111 и элемента 112. Сигналы ЧТНили ЗАП поступают соответственнона второй и третий входы элемента 112 и определяют направление прохождения данных через элемент 112,Режим работы блока определяетсясигналом на выходе элемента И 111,Логическая "1" соответствует режиму30записи, а логический "0" - режимучтения,Сигналом с выхода элемента И 107запускается формирователь 108, сигнал с выхода которого блокирует регистр 103, обеспечивая неизменностьсигналов на его выходе при возможном изменении адресных сигналов врезультате воздействия помех на первый вход регистра 103, Через время, 40определяемое элементом 109 задержки, формирователь 110 вырабатываетсигнал, разрешающий запись или чтение в зависимости от уровня сигналана первом входе элемента 104 памяти. 45На выходе элемента 102 задержкиформируется сигнал ОТВ, поступающийна управляющий вход-выход блока 2,При номинальном значении напряжения на шине 116 основного питания 50происходит подзаряд резервного источника 105 питания через диод 113,конденсатор 114 и резистор 115.При исчезновении напряжения нашине 11 б основного питания на вход 55блока по шине 23 поступает сигнал УСТ, по которому на выходах элементов И 107 и 111 появляются логи 784 20 ческие нули. При этом работа элементов 108, 109 и 110 блокируется, врезультате чего исключается возможность записи информации в элемент 104памяти и блок переводится в режимхранения информации,Питание элементов 104, 103, 107111 осуществляется от резервногоисточника 105, чем обеспечиваетсяправильное выполнение операций записи и чтения в моменты отключенияи включения основного питания устройства, в том числе и блока 2, когда делитель входных сигналов блокаможет быть искажен (уменьшен),Работа таймера 8 происходит следующим образом,1Адресное слово, поступающее наадресный вход таймера, содержит кодадреса таймера, распознаваемый селектором 117, и код режима работы, дешифрируемый дешифратором 118,При совпадении кода адреса с адресом таймера селектор 117 вьщаетсигнал, поступающий на входы элементов И 120-123 и на элемент 119,Дешифратор 118 в зависимости откода режима работы таймера на Одномиз своих выходов вьщает сигнал коФторый поступает с первого выходана элементы И 120 и 123, со второго -на элемент И 121 и с третьего - наэлемент И 122.При наличии сигнала на первом вы-ходе дешифратора 118 таймер в зависимости от управляющего сигнала выдает или принимает код текущего времени,По управляющему сигналу ВДС осуществляется режим выдачи, При этомразрешается прохождение кода текущего времени с вход-выхода данныхтаймера через элемент 119, а на выходе элемента И 120 вырабатываетсясигнал, по которому происходит занесение этого кода в счетчик 130,Сигнал с выхода элемента И 120 черезэлемент ИЛИ 127 и элемент 124 задержки поступает также на управляющийвход-выход таймера как сигнал ОТВ,По управляющему сигналу ПРМ осуществляется режим приема. При этом открывается элемент 119 согласования, а на выходе элемента И 123 вырабатывается сигнал, по которому открывается элемент 131 и код текущего времени со счетчика 130 через элемент 119 и вход-выход данных тай35 мера поступает на шину 16, По этомуже сигналу формируется сигнал ОТВтак же, как и в режиме выдачи,При наличии сигнала на втором выходе дешифратора 118 осуществляется режим приема кода временного интервала, определяющего периодичностьформирования запроса прерывания (ЗПР),Управляющим сигналом в этом режимеявляется сигнал ВДЧ. По нему разре Ошается прохождение кода временногоинтервала через элемент 119 согласования данных на вход регистра 125,а на выходе элемента И 121 вырабатывается сигнал, по которому происходит занесение этого кода в регистр 125и через элемент ИЛИ 128 разрешаетсязанесение его с регистра 125 в счетчик 129, По этому сигналу черезэлемент ИЛИ 127 и элемент 124 задержки формируется сигнал ОТВ,Счетчик 129 заполняется тактовыми импульсами с генератора 126 допереполнения, после чего на его выходе формируется сигнал, по которому 25триггер 133 устанавливается в единичное состояние. Сигнал с единичного вьмода триггера 133 поступаетна управляющий вход-выход блока каксигнал ЗПР, являющийся временной 30меткой, По сигналу с выхода счетчика 129 через элемент 132 задержкии элемент ИЛИ 128 код временногоинтервала с регистра 125 переписывается в счетчик,При наличии сигнала на третьем"выходе дешифратора 118 осуществляется режим сброса сигнала ЗПР, Управляющим сигналом в этом случае .такжеявляется сигнал ВДЧ, По нему на выходе элемента И 122 формируется сигнал, который производит установкутриггера 133 в нулевое состояние,в результате чего происходит сброссигнала ЗПР, и через элемент ИЛИ 127и элемент 124 задержки формируетсясигнал ОТВ,При наличии питания на шине 116через диод 135, конденсатор 136 ирезистор 137 происходит подзаряд50резервного источника 134 питания,При исчезновении питания на шине 116 функционирование генератора 126 тактовых импульсов и счетчика 130 будет продолжаться за счет 55 получения питания от резервного источника 134, чем обеспечивается продолжение отсчета времени. Работа шифратора 9 происходитследующим образом,При поступлении на объединенныйвход кода адреса шифратора на выходе селектора 139 формируется логическая единица, поступающая на первый вход элемента И 141. По управляющему сигналу ПРИ, поступающемуна второй вход элемента И 141, наего выходе появляется логическаяединица, которая поступает на элемент 140 задержки и на первый входэлемента И 142. На второй входэлемента И 142 по шине 19 поступает сигнал с выхода формирователя 10,При наличии на выходе формирователя 10 логического нуля на выходе элемента И 142 будет логическая единица, которая поступает навыход данных блока и воспринимаетсяблоком 6 как сигнал о санкционированном включении основного питания,В остальных случаях, напримерпосле аварийного самоотключенияпитания, на выходе формирователя 10а следовательно, и на выходе данных блока будет логический нуль,который воспринимается блоком 6как сигнал о несанкционированномвключении основного питания,По истечении времени выдержки,задаваемой элементом 140, на управляющем входе-выходе блока формируется сигнал ОТВ, извещающийблок 6 управления об окончании выполнения предписанной операции,Работа формирователя 10 происходит следующим образом,При санкционированном включении основного питания контакт 145замыкается, резистор 143 шунтируется и на вход формирователя подается потенциал, соответствующийлогическому нулю,При несанкционированном включении основного питания замыканиеконтакта 145 не происходит и навыход формирователя подается потенциал, соответствующий логическойединице,Работа формирователя 11 происходит следующим образом.При включении основного питания до тех пор, пока напряжение на шине 116 не достигнет номинального значения, контакт 150 разомкнут, делитель 151 обесточен, триггер 148 , установлен в нулевое состояние и на24 211784 23 1его инверсном выходе будет логическая единица, которая поступает на выход формирователя и является сигналом установки (УСТ) блоков устройства в исходное состояние.Когда напряжение на шине 116 достигнет номинального значения, кон- .такт 150 замкнется, на делитель 151будет подано напряжение и на еговыходе появится потенциал, соответствующий логической единице, которыйчерез элемент ЯЕ 146 и элемент 147задержки установит триггер 148 в единичное состояние. В результате наинверсном выходе триггера 148 будетлогический нуль, по которому на выходе формирователя сигнал УСТ будетснят.Работа формирователя 12 происходитследующим образом,При пониженном напряжении на шине 1 16 основного питания компаратор 154 вырабатывает сигнал, соответствующий логическому нулю, который поступает на инверсный вход элемент И 153. На прямом входе элемента И 153 при этом будет логическаяединица, так как из-за гистерезисарелейный элемент 149 формировате-ля 11 разомкнет контакт 150 толькопри значительном понижении напряжения, В результате на выходе элемента И 153 будет логическая единица,соответствующая сигналу ЗПР, извещающего по шине 22 блок 6 управленияоб отключении питания. Через время,необходимое для подготовки устройства к отключению, сигнал с выхода компаратора 154 поступает также черезэлемент 155 задержки на выход Формирователя как сигнал УСТ,Таким образом, введение в устройство блока памяти, таймера, блокаобмена данными, элемента ИЛИ, шифратора признака запуска, первого, второго и третьего формирователей сигналов расширяет функциональные возможности и повышает коэффициент использования оборудования устройства.Действительно, введение блокапамяти, исключающего запись ложнойинформации при включении и отключении питания устройства, а также позволяющего хранить записанную информацию при отключенном питания устройства, обеспечивает в устройственакопление в течение длительного,времени статистической информациибез опасения ее разрушения при отклю чениях питания,Воэможность накопления статистической информации в течение длительного времени в свою очередь исключа 10 ет необходимость периодической еепередачи в линию связи, что разгружает канал связи для передачи оперативной информации.Введение блока обмена данными поэ 15 воляет производить обмен информацией через линию связи, в том числеформирование протокола, сообщения,организацию защиты сообщения и контроль принимаемого сообщения без20 непосредственного участия в этихоперациях блока управления. Это повышает коэффициент использованияоборудования за счет более рационального распределения функций меж 25 ду блоком обмена данными и блокомуправления. При этом блок управления высвобождается от участия в обмене данными через линию связи дляболее эффективного использованияпри сборе и обработке телеинформации.Наличие таймера позволяет с высокой точностью фиксировать времявключения и отключения питания устройства, а также производить отсчетвремени при отключенном питании,это очень важно для контроля работы необслуживаемых устройств контролируемых пунктов, что в свою очередь40 Расширяет Функциональные Возможности предлагаемого устройства,Введение в предлагаемом устройстве первого, второго и третьего формирователей, элемента ИЛИ, а также45 шифратора признака 3 апуска с соответствующими связями также расширяет функциональные возможности устройства эа счет реализации функцииввода устройства на рабочий режимфункционирования по заданной ветвиалгоритма без участия оператора, атакже за счет исключения потерь оперативной информации при отключениипитания устройства,1211784 Фив оставитель В.Кехред З.Палий оворректор М.Демчик Редактор М.Бандур Тираж 516 Государственного комитета .СССР по делам изобретений и открытий 13035, Москва, Ж, Раушская наб., дтета, элемент сравнения, генератор тактовых импульсов, формирователь тактовых ийпульсов, счетчик номера команд, шифратор, элемент ИДИ, эле-мент И, элемент задержки и триггер, выход генератора тактовых импульсов соединен с первым входом формирователя тактовых импульсов, второй вход которого является входом блока, выход формирователя тактовых импульсов соединен с нулевым установочным входом триггера и с первым входом регистра управляющих сигналов, управляющие вход и выход формирователя тактовых импульсов соединены соответственно с первым входом и выходом дешифратора команд, вторые вход и выход которого соединены соответственно с входом и выходом регистра команд, третий и четвертый входы дешифратора команд соединены соответственно с прямым выходом триггера и с выходом элемента сравнения, третий и четвертый выходы дешифратора команд соединены соответственно с входами элемента суммирования и вычитания и первого элемента согласования, пятый выход дешифратора команд соединен с первыми входами второго элемента согласования, регистра адреса, блока регистров и счетчика номера команд, второй вход которого является входом блока, объединенные вход и выход счетчика номера команд соединены с объединенными входом и выходом блока регистров, выход счетчика номера команд соединен с вторым входом регистра адреса, выход кото, рого соединен с вторым входом второго элемента согласования и с входом селектора адреса, выход которого соединен с первым входом элемента И, второй вход которого является объединенным управляющим входом-выходом блока, выход первого элемента И соединен с первым входом регистра приоритета, второй вход которого соединен с объединенными входами и выходами элемента суммирования и вычитания, блока регистров и первого элемента согласования, с входами регистра команд, с входами регистра управляющих сигналов и с первым выходом шифратора, первый вход которого объединен с первым входом элемента ИЛИ и соединен с первым выходом регистра управляющих сигналов, второй выход которого соединен с первым входом дешифратора управляющих сигналов, выходы которого являются вторым объединенным входов-выходом блока, второй вход дешифратора управляющих сигналов через элемент задержки подключен к инверсному выходу триггера, единичный установочныйвход которого соединен с выходомэлемента ИЛИ, второй вход которогои входы регистра запроса являютсяобъединенным управляющим входом-выходом блока, третий вход элемента ИЛИ соединен с выходом элемента И, выход регистра запроса соединен с входом селектора приоритета,выход которого соединен с вторымвходом шифратора, второй выход которого соединен С первым входомэлемента сравнения, второй входкоторого соединен с выходом регистра приоритета, объединенный выходвторого элемента согласования является объединенным выходом блока,объединенный вход-выход первогоэлемента согласования является первым объединенным входом-выходомданных блока,3, Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок обмена данными содержит программируемый коммутатор, элемент памяти данных, формирователь сигналов запроса, элемент ввода-вывода данных иэлемент памяти команд, адресныйвход, вход-выход данных и управляющие вход-выход элемента памяти данных являются соответствующимиобъединенными входом и объединенными входами-выходами блока, линейный вход и выход которого являютсясоответственно первыми входом и выходом элемента ввода-вывода данных,первый вход блока является установочным входом программируемого коммутатора, первый вход-выход которого соединен с выходом элемента памяти команд, с вторым входом-выходомэлемента ввода-вывода данных и с первым входом-выходом элемента памятиданных, второй вход-выход программируемого коммутатора соединен с входом-выходом элемента памяти команд,с третьим входом-выходом элементаввода-вывода данных, с первым выходом формирователя сигналов запросаи с вторым входом-выходом элементапамяти данных, первый выход программируемого коммутатора соединен спервыми входами элемента памяти команд, элемента ввода-вывода данныхи элемента памяти данных, второйвыход программируемого коммутаторасоединен с вторыми входами элемента памяти данных и элемента вводавывода данных, третий, четвертый ипятый выходы программируемого коммутатора соединены соответственно стретьим входом элемента памяти данньм, с вторым входом элемента памятикоманд и с третьим входом элементаввода-вывода данных, первый, второй,третий, четвертый и пятый выходы элемента памяти данных соединены с соответствующими входами формирователясигналов запроса, второй выход которого является управляющим входом-выходом блока,4. Устройство по п. 1, о т л ич а ю щ е е с я тем, что второйблок памяти содержит элемент памяти,элементы согласования, селектор адреса, регистр адреса, элемент ИЛИ,элементы И, формирователи сигналов,элементы задержки, резервный источник питания, диод, конденсатор ирезистор, входы питания элемента памяти, регистра адреса, элементов И,формирователей сигналов и первогоэлемента задержки через включенныйв обратном направлении диод соединены с шиной основного питания и черезрезистор - с резервным источником питания, катод диода и первый выводрезистора соединены с первым выводомконденсатора, второй вывод которого,соединен с шиной нулевого потенциа 1,ла, вход. первого элемента согласования является объединенным входом блока, выход первого элемента согласования соединен с входом селектораадреса и с первым входом регистра адреса, выход которого соединен с адресным входом элемента памяти, выход селектора адреса соединен с первыми входами элементов И и второгоэлемента согласования, второй и третий входы которого, второй входвторого элемента И, входы элемента ИЛИ и выход первого элемента задержки являются первым объединеннымвходом-выходом блока, первый входвыход второго элемента согласованияявляется вторым объединенным входомвыходом блока, второй вход-выходвторого элемента согласования соединен с входом-выходом данных элемента памяти, вход режима работы которого соединен с выходом второго элемента И, управляющий вход элемента памяти соединен с выходом второго формирователя сигналов, вход которого через второй элемент задержки и второй вход регистра адреса подключен к выходу первого формирователя сигналов, вход которого и вход первого элемента задержки соединены с выходом первого элемента И, второй вход первого элемента И соединен с выходом элемента ИЛИ, третьи входы элементов И являются входом блока.5, Устройство по п. 1, о т л ич а ю щ е е с я тем, что таймер содержит селектор адреса, дешифратор, элементы согласования, регистр, счетчики, триггер, элементы И, элементы ИЛИ, элементы задержки, генератор тактовых импульсов, резервный источник питания, диод, конденсатор и резистор, входы питания генератора тактовых импульсов и первого счетчика через включенный в обратном направлении диод соединены с шиной основного питания и через резистор - с источником резервного питания, катод диода и первый вывод резистора соединены с первым выводом конденсатора, второй выход которого соединен с шиной нулевого потенциала, адресные входы дешифратора и селектора адреса являются объединенным входом таймера, выход селектора адреса соединен с первыми входами элементов И и первым входом первого элемента согласования, вторые входы первого и второго элементов И соединены с первым выходом дешифратора, второй и третий выходы которого соединены с вторыми входами соответственно третьего и четвертого элементов И, третьи входы первого, третьего и четвертого элементов Ии второй вход первого элемента согласования являются первым объединенным входом-выходом таймера, третий вход второго элемента И и третий вход первого элемента согласования являются первым объединенным входом-выходом таймера, выход первого элемента И соединен с первыми входами первого элемента ИЛИ и первого счетчика, второй вход которого соедннен с выходом генератора тактовых импульсов и с первым входом второго счетчика, второй вход которого сое1211784 О динен с выходом регистра, первый вход которого, третий вход первого счетчика и первый вход-выход первого элемента согласования соединены с выходом второго элемента согласования, второй вход-выход первого элемента согласования является вторым объединенным входом-выходом таймера, выход первого элемента ИЛИ соединен с входом первого элемента задержки, выход которого является первым объединенным входом-выходом таймера, выход третьего элемента И соединен с вторыми входами элементов ИЛИ и регистра, выход четвертого элемента И соединен с третьим входом первого элемента ИЛИ и с нулевым установочным входом триггера, выход второго элемента И соединен ,с четвертым входом первого элемента ИЛИ и с первым входом второго элемента согласования, второй вход ко 1 торого соединен с выходом первого счетчика, выход второго счетчика соединен с единичным установочным входом триггера и через второй элемент задержки - с первым входом второго элемента ИЛИ, выход которого соединен с третьим входом второго счетчика, выход триггера является первым объединенным входом-выходом таймера.6. Устройство по п. 1, о т л ич а ю щ .е е с я тем, что шифратор признака запуска содержит селектор адреса, элементы И и элемент задержки, вход селектора адреса является адресным входом шифратора, выход селектора адреса соединен с первым входом первого элемента И, второй вход которого и выход элемента задержки являются объединенным входомИзобретение относится к телемеханике и может быть использовано в автоматизированных системах управления рассредоточенными объектами,. например в нефтедобывающей промышленности,Целью изобретения является расширение функциональных воэможностей устройства путем осуществления гибкой программы опроса. выходом шифратора, выход первогоэлемента И соединен с выходом элемента задержки и с первым входом второго элемента И, второй вход и выходкоторого являются соответственновторым входом и выходом данных шифратора,7. Устройство.по п. 1, о т л ич а ю щ е е с я тем, что первыйформирователь сигналов содержит делитель напряжения, триггер, элемент НЕ, элемент задержки, обмоткуреле и замыкающие контакты реле,подключенные к первому выводу делителя напряжения и первому выводу обмот"ки реле, соединенному с шиной основного питания, вторые выводы обмоткиреле и делитель напряжения подключены к шине нулевого потенциала, выход делителя напряжения соединен снулевым установочным входом триггера и с выходом элемента НЕ, выходкоторого через элемент задержки соединен с единичным установочным входом триггера, инверсный выход которого является выходом формирователя.8, Устройство по п. 1, о т л и- .ч а ю щ е е с я тем, что второйформирователь сигналов содержит компаратор, элемент НЕ, элемент И иэлемент задержки, вход компараторасоединен с шиной основного питания,выход компаратора - с первым входомэлемента И и с входом элемента задержки, выход которого является первым выходом формирователя сигналов,вход элемента НЕ является входом формирователя сигналов, выход элемента НЕ соединен с вторым входом элемента И, выход которого является вторым выходом формирователя сигналов,На фиг, 1 приведена структурная схема устройства, на фиг, 2-9 фкнкциональные схемы соответственно блока управления , блока обмена данными , второго блока памяти , таймера шифратора признака запуска , первого , второго и третьего формирователей сигналов.Устройство контролируемого пункта (фиг, 1) содержит блоки 1 и 2памяти, блок 3 обмена данными, линейный блок 4, блок 5 согласования,блок 6 управления, элемент ИЛИ 7,таймер 8, шифратор 9 признака запуска, формирователи 10-12 сигналов,управляющий выход 13, информационный вход 14, линейный вход-выход 15,шину 16 данных, шину 17 адреса, ши. ну 18 управления, шины 19-24 межблочного соединения,Блок 6 управления (фиг, 2) содержит дешифратор 25 управляющих сигна-,лов, элемент И 26, регистр 27 управляющих сигналов, элемент 28 согласования, селектор 29 адреса, эле-.мент 30 согласования, регистр 31приоритета, элемент 32 суммированияи вычитания, регистр 33 команд, регистр 34 адреса, элемент 35 сравнения, генератор 36 тактовых импульсов, формирователь 37 тактовых импульсов, дешифратор 38 команд,счетчик 39 номера команд, шифратор 40, элемент ИЛИ 41, триггер 42,элемент 43 задержки, блок 44 регистров, селектор 45 приоритета, регистр 46 запроса и шину 47,Блок 6 управления предназначендля реализации алгоритма функционирования устройства по программе,хранящейся в блоке памяти, в результате выполнения которой производится координация работы блоков устройства. Блок 6 выполняет определенный список команд, включающий в себя команды чтения, записи при работе с блоками 1, 2 и 3, команды приема, выдачи при работе с блоками 5, .:8 и 9, логической и арифметической1 обработки данных, условных и безусловных ветвлений, а также организует предписанный порядок обработкизапросов прерываний, поступающихот блоков устройства,Генератор 36 совместно с формирователем 37 вырабатывают тактовыесигналы, синхронизирующие работусоставных частей блока,Счетчик 39 номера команд предназначен для приема формирования ихранения адреса текущей команды,Регистр 34 адреса осуществляетхранение адреса блока или ячейкипамяти блока на время обмена данными с адресуемым блоком,Элемент 30 согласования предназначен для развязки внутренней ши 1 О 15 20 1 ны 47, через которую осуществляется обмен данными между регистрами блока 6, шины 16 данных устройства, через которую происходит обмен данными между блоком 6 и другими блока" ми устройства,Элемент 28 согласования осуществляет выдачу кода адреса из регистра 34 адреса при обращении блока 6к другим блокам устройства.Регистр 33 команд осуществляет прием кода команды, поступившего из первого блока 1 памяти, и хранение его в течение выполнения команды.Дешифратор 38 команд расшифровывает код команды и формирует микрокоманды управления в соответствии с принятой командой, Элемент 32 суммирования и вычитания осуществляетобработку двоично-кодированной инфор 25 30 35 40 45 50 55 мации,Блок 44 регистров общего назначения предназначен для приема, хранения и выдачи различной информации,участвующей в процессе выполненияпрограммы.Регистр 31 служит для хранениякода разрешенного уровня приоритетазапроса прерывания от блоков устрой -ства.Регистр 46 осуществляет прием ихранение запросов прерывания, поступивших от инициативных блоков устройства.Селектор 45 приоритета предназначен для выделения сигнала запросапрерывания с высшим уровнем приоритета среди сигналов, поступивших навход регистра 46,Шифратор 40 преобразует позиционный сигнал запроса прерывания с высшим приоритетом в код запроса прерывания для выдачи на элемент 35 сравнения с кодом заданного уровня приоритета прерывания, хранящегося врегистре 31Блок 3 обмена данными (фиг. 3)содержит программируемый коммута-тор 48, элемент 49 памяти данных,формирователь 50 сигналов запроса,элемент 51 памяти команд, элемент 52ввода-вывода данных, шины 53-55.Блок 3 обмена данными осуществляет организацию двухстороннего обмена информацией между КП и ПУ черезканал связи. При выдаче теленнформации из КП в канал связи блок 3 производит прием и хранение информации,вьдаваемой в канал связи, формирова 121178425 ние заданного протокола и форматасообщения. При приеме информациииз канала связи блок 3 осуществляетконтроль сообщения в соответствиис заданным методом контроля, хранение информации на время приема, формирование сигнала запроса прерывания, через упавляющий вход-выходблока, извещающего блок 6 управления. 1 Ооб окончании приема данных из каналасвязи и готовности выдачи их блоку 6управленияПрограммируемый коммутатор 48состоит из формирователя 56, генератора 57 тактовых импульсов, элемента 58 суммирования к вычитания,дешкфратора 59, регистра 60 команд,элемента 61 согласования, регистров 62, элемента 63 согласования,счетчика 64 команд, регистра 65 адреса, регистра 66 управляющих сигналов,Программируемый коммутатор 48 может быть реализован, например, намикросхеме К 580 ИК 80 и служит дляреализации программы, предназначенной для коордикацки работы элемен тов блока 3. Программа хранится вэлементе 51 памяти блока 3 и включает такие команды как чтение, запись,логическую и арифметическую обработку данных, условные к безусловныеветвления.Элемент 58 осуществляет обработку двоично-кодированных данных.35Блок 62 регистров осуществляетхранение и выдачу данных, участвующих в процессе обработки.и выполнения заданной команды,Регистр 60 осуществляет прием ко Ода команды, поступающего из элемента 51 памяти, хранение его в течениевыполнения команды,Дешифратор 59 преобразует кодыкоманд в управляющие сигналы.45Счетчик 64 команд предназначендля приема, формирования и храненияадреса текущей команды.Регистр 65 адресаосуществляетприем и хранение адреса команды, счи Отываемой из элемента 51 памяти, илиадреса узлов блока и выдачу егона элемент 63 согласования в течениецикла обращения к элементу памятинли к узлам блока.55формирователь 56 тактовых импульсов предназначен для выработки тактовых импульсов, скнхронкзирующих работу составных частей коммутатора 48,Элемент 61 предназначен для развязки коммутатора 48 и шины 53, через которую осуществляется обменданными между узлами блока,Регистр 66 управляющих сигналовосуществляет формирование управляющих сигналов при обмене с элементами 49, 52 и элементом 51 памяти иприем сигналов ОТВ и ЗПР соответственно от элементов 49 и 50,Элемент 49 памяти данных состоитиз селектора 67, элементов 68 и 69согласования, элемента 70 задержки,элементов И 71, 72, триггеров 73,74, элемента НЕ 75, элемента 76 памяти, элементов ИЛИ 77, 78, элементов И 79, 80, элемента 81 задержки,элементов 82, 83 согласования.Формирователь 50 сигналов запроса состоит из селектора 84 адреса,элементов ИЛИ 85 к 86,элементов И 87-90 и триггеров 91, 92.Элемент 52 ввода-вывода данныхсостоит из элемента 93,согласования,дешифратора 94, формирователя 95тактовых импульсов, регистра 96 режима, регистра 97 передачи, регистра 98 состояния, регистра 99 приема.Элемент 52 может быть реализован,например, на микросхеме К 580 ИК 51 ипредназначен для приема и передачипоследовательных данных при работес линией связи.Преобразование последовательногокода в параллельный код данных инаоборот производится в регистре 99приема и регистре 97 передачи соответственно при работе элемента 52с линией связи. Определение окончания преобразования осуществляется через регистр 98 состояния, соответствующий разряд которого указывает на готовность элемента 52 либо к приему, либо к передаче очередного слова данных.Регистр 96 режима предназначен для задания режима работы элемента 52 на прием или передачу данных при работе с линией связи.йФормирование сигналов выборки одного из регистров элемента 52, а также сигналов, определяющих направление движения данных через элемент 93 при работе с линией связи,10 15 20 25 30 35 40 45 50 55 осуществляется дешифратором 94 покомандам от коммутатора 48.Синхронизация работы составныхчастей элемента 52 производится отформирователя 95 тактовых импульсов,Блок 2 памяти (фиг, 4) содержитэлемент 100 согласования, селектор 101 адреса, элемент 102 задержки, регистр 103, элемент 104 памяти,резервный источник 105 питания,элемент ИЛИ 106, элемент И 107 иформирователь 108 сигналов, элемент 109 задержки, формирователь 110сигналов, элемент И 111, элемент 112согласования, диод 113, конденсатор 114, резистор 115, шину 116 основного питания,Блок 2 является энергозависимымоперативным запоминающим устройствоми предназначен для хранения оперативной информации, выдаваемой в каналсвязи и принимаемой из него, дляхранения интегральных значений параметров, для хранения уставок технологических параметров при их оперативном задании с ПУ, а также дляхранения промежуточных результатоввычисления в процессе выполнения рабочей программы устройства.Таймер 8 (фиг. 5) содержит шину 116 основного питания, селектор 117 адреса, дешифратор 118, эле.мент 119 согласования, элементы И 120123, элемент 124 задержки, регистр 125данных, генератор 126 тактовьц импульсов, элементы ИЛИ 127, 128,счетчики 129, 130, элемент 131 согласования, элемент 132 задержки,триггер 133, источник 134 резервного питания, диод 135, конденсатор 136, резистор 137, шину 138нулевого потенциала.Таймер 8 осуществляет прием кодатекущего времени от блока 6 управления, подсчет времени, выдачу кодатекущего времени блоку 6, а такжеформирование временных меток с интервалами, заданным от блока 6,Шифратор 9 признака запуска(фиг, 6) содержит селектор 139 адреса, элемент 140 задержки, элементы И 141 и 142. Формирователь 10 сигналов (фиг, 7) содержит делитель напряжения, реализованный, например, на резисторах 143 и 144, и замыкающий контакт 145. Шифратор 9 и формирователь 10 предназначены для формирования признака санкционированного и несанкционированного включения питания устройства и выдачи этого признака в блок 6 с целью анализа и вывода устройства на выполнение рабочей программы по соответствующей ветви алгоритма запуска устройства,формирователь 11 сигналов (фиг.8) содержит элемент НЕ 146, элемент 147 задержки, триггер 148, обмотку реле 149 с замыкающими контактами 150 и децитель 151 напряжения.Формирователь 11 предназначен для формирования сигнала установки (УСТ) при включении питания устройства.Формирователь 12 сигналов (фиг.9) содержит элемент НЕ 152, элемент И 153, компаратор 154 и элемент 155 задержки.Формирователь 12 осуществляет.выдачу сигнала запроса . прерывания (ЗПР), извещающего блок 6 об отключении питания, и сигнала УСТ, вырабатываемого после выдачи сигнала ЗПР через время, необходимое для подготовки устройства к отключению,Блок 1 памяти является постоянным запоминающим устройством и предназначен для хранения рабочей программы функционирования устройства.Линейный блок 4 осуществляет сопряжение устройства с каналом связи по электрическим параметрам, а также гальваническую развязку устройства и канала связи, Кроме того, блок 4 обеспечивает модуляцию сигналов, передаваемых из блока 3 в канал связи, При приеме данных из канала связи блок 4 осуществляет селекцию принимаемых сигналов, их демодуля.цию и выдачу данных в блок 3. Блок 5 согласования предназначен для выполнения следующих функций; прием сигналов телесигнализации (ТС) и выдачу их блоку 6 для анализа состояния объекта: прием в аналоговом виде сигналов телеизмерений текущих (ТИТ) и преобразование их в цифровую форму для дальнейшей обработки блоком 6, прием сигналов телеизмерений интегральных (ТИИ) для накопления интегральных значений параметров, выдачу сигналов телеуправления (ТУ) для управления двухпозиционными объектами, выдачу35 Команда, считанная с блока 1 по нулевому адресу, предписывает блоку 6 обращение к блоку 9 с целью приема с него бита данных, опреде ляющего по выходному сигналу формирователя 1 О, было ли включение устройства санкционированным или нет, По адресному сигналу и управляющему сигналу ПРМ (" Прием" ) от блока 6 55 блок 9 формирует на входе-выходе данных бит данных, а на управляющем входе-выходе сигнал "Ответ 1 (ОТВ),сигналов телерегулирования кодового(ТР=К) для управления цифровымирегуляторами.По информационному входу 14блок 5 подключается к датчикам сигналов ТС, ТИТ, ТИИ объекта и пультамручного ввода, при необходимости, апо выходу 13 управления соединяетсяс исполнительными устройствами объек Ота,Обмен данными в блоком 6 управления осуществляется при поступлениина адресный вход и управляющий входвыход блока 5 соответствующих адресных и управляющих сигналов от блока 6 и может производиться как поинициативе блока 6 в процессе выпол-нения программы, хранящейся: в блоке 1, так и по инициативе блока 5 20при формировании им сигнала ЗПР,Устройство контролируемого пункта работает следующим образом.При включении питания устройстваформирователь 11 вырабатывает кратковременный сигнал установки (УСТ),который через элемент ИЛИ 7 блокирует в блоке 2 памяти запись информации при переходном процессе нарастания напряжения питания до номинального уровня, а в блоке 3 обмена данными и в блоке 6 управления осуществляет сброс счетчиков адреса в нулевое состояние. После достижения напряжением питания номинального значения формирователь 11 сигнал УСТснимает.После снятия сигнала УСТ блок 3начинает свою работу со считываниякомандначиная с нулевого адреса 40своей памяти 76, и настраиваетсяна прием данных из канала связи через вход-выход 15 и блок 4, а блок 6начинает свою работу со считываниякоманды с нулевого адреса блока 1 4памяти,После приема бита данных от блока 9 блок 6 по следующим командам,считанным из блока 1, переходит кего анализу. При этом состояниелогической единицы указывает, чтовключение быпо санкционированным,т.е. производилось оператором, асостояние логического нуля свидетельствует о том, что включение питанияустройства произошло без участияоператора,При санкционированном включениипитания блок 6 обращается к блоку 8и по шине 16 данных вводит в негозначение времени, равное нулю дляотсчета относительного времени. Кроме того, блок 6 настраивает блок 8на формирование временных метокчерез заданные интервалы времени,Обращением к блоку 2 блок 6 обнуляет его массивы памяти, используемые для накопления интегральныхзначений параметров, и ячейки памяти, необходимые для выполненияосновной программы работы устройства, Обращением к блоку 5 блок 6 устанавливает его в исходное состояние, не нарушающее ряботу объектапри включении питания устройства,После этого блок 6 переходит к реализации программы, включающей приеми обработку информации телесигнализации (ТС), телеизмерений текущих(ТИИ), формирование и выдачу командтелеуправления (ТУ), телерегулирования кодового (ТР=К), прием и занесение уставок технологических параметров, прием и выдачу служебнойинформации.Обработка сигналов ТС содержитследующие этапы,1Прием блоком 6 от блока 5 сигналов ТС, сравнение их с принятымив предыдущем цикле, выявление изме-нившихся сигналов и Формированиесловосостояния, единица в одном избитов которого указывает, что былозафиксировано изменение одного илинескольких сигналов ТС, Словосостояние заносится в одну из ячеек блока 2 для последующей передачи в линию связи,Обработка сигналов ТИТ состоитв следующем,Блок 6, обращаясь к блоку 5, за.пускает его на преобразование анало55 гичных сигналов в цифровую Форму,которые поступают на информационныйвход 14 устройства, по окончаниипреобразования производит прием кода параметров, а затем сравнениеего с технологической уставкой, Еслипараметр не вышел за пределы технологической уставки, то код его значения заносится в соответствующуюобласть памяти блока 2, При выходепараметра за уставку его код записывается в другую область памятиблока 2 с указанием адреса этогопараметра и в соответствующий битсловосостояния, хранящегося в блоке 2, заносится единица, указывающаячто было зафиксировано отклонениепараметра от уставки,Обработка информации ТИИ состоитв следующем.Блок 6, обращаясь к блоку 6, принимает от него состояние уровнейсигналов ТИИ, поступающих на информационный вход 14 устройства, и производит их анализ на изменение перепада напряжения с высокого уровняна низкий (по сравнению с состояниемсигналов, принятых в предыдущем цикле). В случае указанного изменениясигнала, свидетельствующего об окон-чании сигнала ТИИ, блок 6 по адресу,соответствующему каналу, по которомуизменился сигнал, увеличивает на единицу содержимое ячейки памяти области ТИИ блока 2,В случае поступления информациинз канала связи последняя через входвыход 15 и линейный блок 4 принимается блоком 3, в котором записываетсяв память 76, По окончании приема информации блок 3 формирует сигнал"Запрос прерывания" (ЗПР), по которому блок 6 управления считывает этуинформацию и производит ее анализ.Информация, считанная из памяти 76блока 3, всегда содержит командноеслово, предписывающее выполнениетех или иных действий,Если командное слово предписывает выдачу в канал связи словосостояния устройства или массива ТС, илимассива ТИТ, или параметров, вьппедших за уставку, или массива ТИИ (вконце смены, сут.), то при этомблок 6 считывает из блока 2 памятисоответствующий массив и производитзапись его в память 76 блока 3.По окончании записи информациив блок 3 блок 6 обращается к фикси 10 20 адресуемого агрегата.Через данное время, необходимоедля выполнения команды включенияили выключения агрегата, блок 6повторно обращается к блоку 5 и обнуляет его регистр телеуправленияВремя, необходимое для выполнениякоманды телеуправления, зависит отвремени срабатывания узлов запускауправляемого агрегата и определяется путем подсчета блоком 6 временных меток, формируемых таймеров 8.По команде ТР=К блок 6 управлениясчитывает из памяти 76 блока 3 информацию об адресе канала регулирования и код управляющего воздействияи передает их в блок 5. Из блока 5код управляющего воздействия черезвыход 13 устройства поступает на адресуемый регулятор.По команде занесЕния технологических уставок блок 6 считывает изпамяти 76 блока 3 адреса уставоки код уставок и затем по этим адресам производит запись кодов уставокв блок 2 памяти,При необходимости отсчета таймером 8 времени, единого с временем,которое отсчитывается на пункте управления, на устройство из каналасвязи может быть передан код значения времени, который затем считывается блоком 6 и заносится в таймер 8,3035404550 рованной ячейке памяти 76 блока 3,последний организует выдачу информации, хранящейся в памяти 76 блока 3,через шину 24, блок 4 и вход-выход 15устройства в канал связи,После передачи в канал связи телеинформации блок 6 обнуляет соответствующие массивы блока 2 памяти.Если командное слово, принятоеиз канала связи, предписывает выполнение команды ТУ, или телерегулирование кодового ТР-К, или занесениетехнологических уставок, то обработка этих сигналов состоит в следующем.По команде ТУ блок 6 управлениясчитывает из памяти 76 блока 3 информацию об адресе канала управленияи признака выполняемой операции (включить, выключить). На основании этойинформации блок 6 формирует адресканала телеуправления блока 5 и поэтому адресу передает в блок 5 кодпризнака выполняемой операции. Приэтом на выходе 13 блока 5 формируется сигнал включения или выключения