Устройство для отображения графической информации на экране телевизионного индикатора

(51)4 С 09 С 1 ННЫЙ КОМИТЕТ СССРЗОБРЕТЕНИЙ И ОТНРЫТИЙ ГОСУДАРСТПО ДЕЛАМ ИСАНИЕ ИЗОБРЕТЕНИЯ 11 43женерно-физи.Н.Цапко Сер. ВТСС тв связи тельствоС 1/08, ,ПДЯ ОТОБР СССР 1979. АЖЕНИЯ ЭКРАНЕ ТОРА к областивтоматики итс ки и ВМ. 1 лы, 7 ил.С: разрядо ля вывода 7 А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ(71) Московский инкий институт(54) УСТРОЙСТВОГРАФИЧЕСКОЙ ИНФОРМАЦИИТЕЛЕВИЗИОННОГО ИНДИ(57) Изобретение овычислительной техи может быть испол графической информации на ЭВМ. Целью изобретения является повышение доСтоверности отображения информации. Для этого в устройство, содержащее телевизионный индикатор 1, блок 2 синхронизации, формирователь 3 видеосигнала, распределитель 4 импульсов, блок 5 памяти, дешифратор б, коммутатор 7 адреса, блок 8 преобразования координат, введены три регистра 9 - 11, блок 12 сравнения, комммутатор 13 данных и блок 14 управления контролем, Повышение достоверности отображения информации обеспечивается путем оперативного и непрерывного контроля ис диагностики исправности ячеек блока э 5 памяти и выдачи адресов неисправныхИзобретение относится к вычисли=,тельной технике и автоматизации иможет быть использовано для выводаграфической информации на .ЭВИ.Целью изобретения является повышение достоверности отображенияинформации.На Фиг,1 представлена. блок-схемапредлагаемого устройства; на фиг,2 - 1 Облок-схема блока управления контролем; на Фиг.3 - Функционапьная схемаблока синхронизации; на Фиг.4 - Функциональная схема блока сравнения;на фиг.5 - функциональная схема распределителя импульсов; на фиг.б -временные диаграммы цикла контродя;на фиг,7 - временные диаграммы работы распределителя импульсов.Устройство содержит телевизионный 20индикатор 1, блок 2 синхронизации,Формирователь 3 видеосигнала, распределитель 4 импульсов, блок 5 памяти,дешифратор 6, коммутатор 7 адреса,блок 8 преобразования координат, 25первый 9, второй 10 и третий 11 регистры, блок 12 сравнения, коммута-тор 13 данных, блок 14 управленияконтролем, выход 15 сигнала окончания записи устройства, выход 16 сигнала режима контроля устройства,вход 17 координат, вход 18 кода символа, вход 19 управления записью,выход 20 сигнала неисправности устройства, выход 21 сигнала искаженного слова и памяти устройства, выход 22 кода номера искаженного битаданных устройства.Блок 14 управления контролем содержит счетчик 23 циклов, первый 24 ,ри второй 25 счетчики адреса, дешифратор 26, постоянную iамять 27,регистр 28, первый 29, второй 30,третий 31 и четвертый 32 элементыИ, первый 33 и второ 34 формирователи импульсов, первый 35 и второй 36элементы ИЛИ.Блок 2 синхронизаций содержитгенератор 37 импульсов,.счетчик 38точек, счетчик 39 строк, блок 40 5 Одешифроторов, первый 41, второй 42,третий 43 и четвертый 44 триггеры,аналоговый сумматор 45. Блок 12 сравнения содержит груп 55пу 46 элементов 47 сложения по моду.лю два и элемент ИЛИ 48.Распределитель 4 импульсов содер-жит сдвиговый регистр 49, дешифратор 50, первый и второй 52 элементы И,первый триггер 53, третий 54 и чет -вертый 55 элементы И, первую 56 ивторую группу элементов И 57, пятыйэлемент И 58,. первый 59 и второй 60одновибраторы, шестой элемент И 61,второй триггер 62, третий одиовибраор 63, третий триггер 64,Устройство работает следующим образом.На видимом ходе кадра предлагаемое устройство работает полностью всоответствии с известным,Блок 2 синхронизации работаетследующим образом.Генератор 37 импульсов вырабатывает импульсы высокой частоты, соответствующие требуемой дискретизациирастра экрана по горизонтали, которые поступают на вход счетчика 38точек. Коэффициент пересчета последнего соответствует телевизионномустандарту длительности строчной раз-:вертки. Сигнал с выхода старшего разряда счетчика 38 точек поступает навход счетчика 39 строк, который осуществляет пересчет строк иэображения в кадре и имеет период пересчета,соответствующий длительности кадровой развертки (20 мс). Сигналы с вы-,ходов счетчика 38 точек н счетчика39 поступают на входы блока 40 дешифраторов, который формирует управляю"щие сигналы для триггеров 41 - 44.Триггер 41 формирует строчные синхроимпульсы, триггер 42 - сигналы .строчной защитной полосы, триггер43 вырабатывает кадровые синхроим.пульсы, шестой триггер формирует сигналы кадровой защитнойполосы (КЗП),Полученные таким образом компонентытелевизионной синхросмеси складываются в аналоговом сумматоре 45 и поступают на вход телевизионного индикатора 1. Тактовые импульсы с выходагенератора 37 импульсов поступают навходы сдвигового регистра 49, дешифратора 50 и элемента И 61, Выходымладших разрядов счетчика 38 точекпоступают на входы дешифратора 50,первой 56 и. второй 57 групп элементовИ. Выходы старших разрядов счетчика38 точек и выходы счетчика 39 строкобразуют адреса считывания слов изблока 5 памяти и поступают на входыкоммутатора 7 адреса, Сигналы КЗП свыхода триггера 44 подаются на входы143967коммутатора 7 адреса, коммутатора 13данных, Формирователя 33 и элемента32.На фиг,7 и показаны сигналы на5выходе генератора 37 импульсов, Коммутатор 13 подключает к всем информационным входам блока 5 памяти выход распределителя 4 импульсов, акоммутатор 7 адреса - адреса считы Ования записи с выходов блока 2синхронизации и блока 8 преобразования координат, Запись информациииз ЭВМ и считывание ее на экран индикатора 1 на видимом ходе кадра 15производится под управлением распределителя 4 импульсов, который навидимом ходе кадра разрешает доступна ЭВИ к блоку 5 памяти, а в течениеКЗП запрещает доступ на ЭВМ для 20проведения внутреннего контроля содержимого блока 5 памяти.Распределитель 4 импульсов работает следующим образом,В режиме считывания информациииз блока 5 памяти он формирует временную див рамму цикла считыванияи управляет работой формирователя 3.Сигналы временной диаграммы (фиг, б д)цикла считывания формируются на вы- ЗОходах разрядов сдвигового регистра49, который в течение цикла считывания выдвигает поразрядно логическуюа в конце цикла считывания сбрасывается в нулевое состояние сигналом с первого выхода дешифратора 50(фиг, 7), который вырабатывает временнуи последовательность импульсовна протяжении цикла считывания.Этим же сигналом окончания цикла 40перебрасывается триггер 53, которыйопределяет на какой регистр и мультиплексор формирователя 3 поступаютвырабатываемые дешифратором 50 сигналы записи с выходов элементов И 54 45и 55 и сигналы управления мультиплексорами с выходов первой 56 ивторой 57 групп элементов И,25 На второй вход поступают импульсы конца цикла (Фиг. 7) временной диаграммы (фиг. 6) блока 5 памяти первого выхода дешифратора 50, кото-. рые пересчитываются счетчиком 23 цикловКонтроль содержимого блока 5 памяти осуществляется путем записи и считывания контрольных кодов,.хранящихся в постоянной памяти 27, и сравнения записанного и считанного кода в блоке 12 сравнения. При несовпадении кодов с выхода 20 вьдается в ЭВ 11 импульс индикации неисправности, с выхода 21 - адрес неиспранности слова, а с выхода 22 - позиНа видимом ходе кадра временная диаграмма записи точек в блок 5 памяти приведена на фиг.7.По сигналу требования записи, поступающему на вход 19 (фиг. 7 Д), триггер 62 устанавливается в состояние логической "1" (Фиг, 7 г). При этом разблокированный триггер 64 под управлением сигнала с третьего выхода дешифратора 50 (фиг. 7 ь) вьделяет 2ближайший цикл обращения к блоку 5 памяти (фиг. 7) и сбрасывает триггер 62. Сигнал выделения цикла раз- решает прохождение информации (фиг, 7 е )с входа 18 через элемент И 52 и далее через коммутатор 13 на информационные входы блока 5 памяти (фиг. 7.к), а также строба записи (фиг. 7) через элемент И 51 на вход дешифрэтора б (фиг, 7 ц), осуществляя цикл записи в блок 5 памяти. По окончании цикла записи импульс конца обмена поступает на выход 15 с ЭВМ с выхода элемента И 58. Одновибратор 63 формирует импульс запуска для блока 8 преобразования координат, а одновибратор 59 - паузу, необходимую для прохождения соответствующего количества тактовых импульсов в блок 8 преобразования координат для реализации функционально-растрового преобразования.По окончачии видимого хода кадра сигнал КЗП, вырабатываемый блоком 2 синхронизации, поступает на первый управляющий вход коммутатора 7 адреса и подключает к входу блока 5 памяти выходы счетчика 25 адреса блока 14 управления контролем (Фиг, 6 Б), Кроме того, сигнал КЗП запрещает обращение к устройству со стороны ЭВК по выходу 16 и блокирует работу распределителя 4 импульсов путем установки в "0" триггера 64, Сигнал КЗП показан на фиг. бд, Кроме того, сигнал КЗП положительной полярности постугает на первый вход элемента И 31 и вход формирователя 33, формирователь 33 по переднему фронту КЗП Формирует строб записи контрольного кода с выхода постоянной памяти 27 в регистр 11 (фиг, бь).1, Устройство для отображения графической информации на экране телевизионного индикатора, содержащее блок синхронизации, первый выход которого подключен к синхровходу телевизионного индикатора, видеовход которого подключен к выходу Формирователя видеосигнала, управляющие входы которого подключены к входам группы распределителя импульсов, первый выход которого является выходом сигнала окончания записи устройства, второй и третий выходы распределите. ля импульсов подключены к управляю 5 43967цнонный код номера неисправности бита, В об 1 ем случае контроль одногослова включает несколько операцийронерки с различными контрольнымикодами, хранящимися в постоянной памяти 27, Число проверок слова опреде-,ляется коэффнциентом пересчета счет-чика 24, выходы которого являютсяадресами контрольных кодов постоянной памяти 27. При реализации однойпроверки выполняются следующие четырецикла, пересчитываемые счетчиком 23циклов,В первом цикле по адресу А;, за" 18даваемому счетчиком 25 адреса, считыается из блока 5 памяти информацияв первый регистр 9 (фиг, бе). Запись,информации в первый регистр 9.производится импульсом строба записи, вырабатываеым вторым выходом дешифратора 50 (фиг, 6 ж) и проходящим в первом цикле (Фиг, бе) через элемент 29.Во втором цикле в ячейку блока 5 .памяти с адресом Ак; записывается первый контрольный код хранящийся втретьем регистре 11. При этом комму-,татор 13 переключается сигналом свторого выхода дешифратора 26(Фиг 6) так, что к информационным 30входам блока 5 памяти подключаютсявыходы третьего регистра 11. Приэтом этот же сигнал, проходя черезэлемент ИЛИ, разрешает работу дешифратора 6 и запись информации вблок 5 памяти.Считывание контрольной информациииз ячейки с адресом производится втретьем цикле (фиг. 6 ц), когда сигнална третьем выходе дешифратора 26 раэрешает работу второго элемента 30,через который проходит строб записи(Фиг, 6 К) во второй регистр 10. После записи контрольного кода во.второй регистр 10 на выходах блока 12 4 ясравнения появляется сигнал, индицирующий результат проверки (фиг, бм).Восстановление информации в ячей.ке с адресом А, производится в чет.вертом цикле, когда сигнал фиг, 6 л)с четвертого выхода дешифратора 26переключает коммутатор 13 так, что квходам блока 5 памяти подключаютсявыходы первого регистра 9. Одновреиенно через элемент ИЛИ дешифратору6 вьдается сигнал на запись (фиг.бн).В этом же четвертом такте сигналс выхода элемента ИЛИ 48 блока 12 1сравнения стробируется в элементе И2 631 и в случае появления неисправно. -сти адрес Ак: с выкода счетчика 25адреса записывается в четвертый регистр и поступает с выхода 21 в ЭВМ,и строб индикации неисправности свыкода элемента И 21 с выхода 20также поступает в ЭВМ,Указанные четыре цикла составляютодну проверку и пересчитываютсясчетчиком 23 цикла, имеющим коэффициент пересчета, равный четырем,После этого в счетчик24 прибавляется единица и начинается новый циклпроверки по укаэанной вьппе процедуре.После окончания всех проверок поадресу Ап, в счетчик 25 адреса прибавляется единица и процедура начинается сначала для ячейки с адресомАп; По окончании сигнала КЗП коммутатор 7 адреса переключается наработу с выходами блока 2 синхронизации и .блока 8 преобразования координат, а коммутатор 13 - на работус выходом распределителя 4 импульсов,который .также разблокируется. В следующем интервале КЗП контроль содержимого блока 5 памяти продолжаетсяс прерванного места,Поразрядное сравнение контрольныхкодов, записанных во втором 10 итретьем 11 регистрах осуществляетсягруппой 46.элементов 47 сложения помодулю два, выходы которых объединяются элементом ИЛИ 48.Таким образом, предлагаемое устройство обеспечивает повьппение достоверности отображения информациипутем оперативного,и непрерывногоконтроля и диагностики исправностиячеек блока 5 памяти и выдачи адресов и неисправных разрядов в ЭВМ. Формула изобретения7щим входам соответственно блока памяти и дешифратсра, четвертый выход распределителя подключен к тактирующему входу коммутатора адреса, первый и второй синхраниэирующие входы распределителя импульсов подключены к второму и третьему выходам блока синхронизации, четвертьгй выход которого является выходом сигнала режима контроля устройства и подключен к управляющим входам распределителя импульсов и коммутатора адреса, пятый выход блока синхронизации подключен к первому инфсрйационнаму входу коммутатора адреса, выход которого подключен к адресному входу блока памяти, выход которого подключен к информационному входу формирователя видеосигнала, входы управления записью блока памяти подключены к входам дешифратора, первый информационный вход которого подключен к первому выходу блока преобразования координат, второй выход которого подключен к второму информационному входу коммутатора адреса, информационный вход блока преобразования координат является входом координат устройства, управляющий вход блока преобразования координат подключен к пятому выходу распределителя импульсов, информационный вход которого является входом кода символа устройства, второй управляющий вход распределителя импульсов является входом сигнала управления записью устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности отображения информации, устройство содержит первый, второй и третий ре.гистры, блок сравнения, коммутатор данных и блок управления контролем, первый вьгхад которого является выходам сигнала неисправности устройства, второй выход блока управления контролем является выходом сигнала адреса искаженного слова памяти устройства, третий, четвертый и пятый выходы блока управления контролем подключеньг к управляющим входам первого, второго и третьего регистров, шестой выход блока управления контролем подключен к третьему информационному входу коммутатора адреса, седьмой выход блока управления контролем подключен к второму информационному входу дешифратора, установочный вход блока, управления39 б 72 1 О 15 20 25 ЗО 35 40 45 50 55 контролем подключен к четвертому вы.ходу блока синхронизации, ссетпгненному с первьгм управляггщгггм входомкоммутатора данггъгх, второй управляющий вход которого подключен к восьмому выходу блока управления контролем, девятый вьгход которого псдключен к информационному входу третьего регистра, вьгхад которого подключен кпервым инфармациошгым входам коммутатора данных и блока сравнения, первый выход котарага является выходом кода номера искаженнага бита данных устройства, второй выход блока сравггения подключен к управляющему входу блока управления контролем,стробирующий вход которого подключен к шестому выходу распределителя импульсов, седьмой выход которого подключен к второму информационному входу коммутатора данных, вгтгхад которого подключен к ннформацисннаиу входу блока памяти, третий информационный вход коммутатора данных подключен к выходу первого регистра, информационный вход катарсга подключен к выходу блока памяти, подключенному к информационному входу втсрого регистра, выход которого подключен к второму информационному входублока сравнения.2. Устройство по п,1, а т л и -ч а ю щ е е с я тем, чта блокуправления. контролем Йсцержит счетрчик циклов, первый и второй счетчики адреса, дешифратор, постоянную память, регистр, первый, второй, третий и четвертый глементьг И, первыйи второй формирователи импульсов,первый и второй элементы ИЛИ, первый и второй входы первого элементаИЛИ подключены соответственно к первому и второму ьыходам дешифратора,которые являются восьмым вьгхадамблока, выход первого элемента ИЛИявляется седьмым выходом блока, третий и четвертый выходы дешифратораподключены к первым входам соответственна первого и второго элементов И, выходы которых являются соответственно третьим и четвертым выходами блока, вторые входы первого и второго элементов И составляют стробирующий выход блока, ссединненый спервым входом третьего элемента И, второй вход которога является управляющим входом блока, выход третьего элемента И является первым ааронов