Устройство для программного управления

,801423 81 05 В 1 ОПИСАНИЕ ИЭОБРЕТЕНИ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ оГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРпо делАм изОБРетений и ОтнРытий(56) Техническое описание НЗЗ М Г 63.Г 351 17 ТО, Л., 195Разработка, изготовление и внедрение аппаратуры ускоренной подготовки управляющих программ для станков с ЧПУ, Р гос.рег, 74031070, т. 1, с. 57, Харьков, 1979. (54) УСТРОЙСТВО ДЛЯ ПРОГРАИМНОГО УПРАВЛЕНИЯ(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах числового программного управления металлообрабатывающим оборудованием. Цель изобретения - сокращение аппаратных затрат на блок памяти для хранения управляющих программ и повышение его надежности. Эта цель до-. стигается тем, что в устройство для программного управления, содержащее блок ввода управляющих программ, дешифратор адреса, преобразователь к дов, блок коммутации, блок промежу точной памяти, блок памяти управляющей программы, включенный между блоком промежуточной памяти и интерполятором, дополнительно введены регистр состояния памяти, блок управления и мультиплексор, причем входы регистра состояния памяти связаны с выходами дешифратора адреса, блока управления и блока памяти, а его выход присоединен к входам блока управления и мультиплексора, другие входы мультиплексора соединены с выходами блока промежуточной памяти и блока управления, выход мультиплексора присоединен к блоку памяти, другие входы блока управления подключеЩ ны к выходам интерполятора и дешифратора адреса, а другой выход блока управления присоединен к входу блока Се памяти. Использование предлагаемого устройства позволяет сократить почти в два раза аппаратные затраты на блок памяти для хранения управляющих вепрограмм в системах ЧПУ при сохранении заданного информационного объема памяти. Кроме того, за счет уменьшения количества элементов блока памя" ти в два раза надежность этого блока возрастает в два раза. 4 ил.вавЬИзобретение относится к автоматике и вычислительной технике и может бЫть использовано в устройствах числового программного управления метал лообрабатывающим оборудованием, в том числе металлорежущими станками, и омьшленными роботами, кузнечноп ессовым оборудованием.Целью изобретения является сокращ ние аппаратных затрат на блок Ьам ти для хранения управляющих программ и повьппение его надежности.На Фиг. 1 представлена структурн я схема устройства для программногоравления; на Фиг. 2 - блок управлен я; на Фиг, 3 - временные диаграммы с гналов, поясняющих принцип работы стройства для программного управле я; на Фиг. А - блок памяти.Устройство для программного управления содержит блок 1 ввода управля-цих программ, дешифратор 2 адреса, б ок 3 коммутации, блок 4 промежуточ"ой памяти, преобразователь 5 кодов, регистр б состояния памяти блок 7 равления, блок 8 памяти, мультиексор 9 и интерполятор 10.Блок 7 управления (Фиг. 2) состо. т иэ триггера 11 режима записи, риггера 12 режима считывания генеатора 13 синхронизации, линии 14 адержки 9 элемента 15 памяти счетика 16 адреса, счетчика 17 длины оны, Формирователя 18 импульсов, лоического элемента ЗИИЛИ-НЕ 19,ло.ического.элемента ЗИИЛИ 20, логиеских элементов 2 ИИЛИ 21 и 22 и огических элементов 2 И 23 и 2 ч.Блок 8 памяти Фиг. ч) состоит Из счетчика. 25 адреса памяти, дешиФ". ратора 26,. 64-х ИИС оперативной памяти 27-91 емкостью 1024 бит и выход його сдвигового регистра 92Устройство работает следующим образом.Управляющая программа с помощью блока 1 ввода управляющих программ посимвольно подается в дешифратор 2 адреса, который посредством блока 3 (оммутации распределяет числовую информацию по зонам блока 4 промежуточной памяти, число зон определяется максимально возможным количеством адресов в кадре. Каждому адресу соответствует своя зона. Если числовое значение - величина перемещения, то перед записью в блок 4 промежуточной памяти по команде с дешифратора 25 1 О 15 20 25 ЗО 35 4 О 45 5 адреса в преобразователе 5 кодовосуществляется ее перевод в двоичнуюсистему счисления. Одновременно сэтим по сигналам с .дешиФратора адресав регистре 6 состояния памяти 6 устанавливают биты, соответствующиеадресам, имеющимся в данном кадреПосле того как последний адрес кадрабудет целиком заполнен в блоке 4 промежуточной памяти ЬепиФратор 2 адреса опознает признак конца кадра),по сигналам с блока 7 управления вблок 8 памяти с помощью мультиплек:сора 9 записывается содержимое регистра 6 состояния памяти, а затем -блока 4 промежуточной памяти, причемс помощью управляющих сигналов с блока 7 управления, поступающих на блок8 памяти, на основании информации изрегистра 6 состояния памяти. не про -пускаются незаполненные зоны в введенном кадре отсутствовали соответствуюпое адреса), затем производитсясброс регистра 6 состояния памяти,и описанный пикл повторяется до техпор, .пока не будет загружена всяпрограмма.Таким образом, в блоке 8 памятибуде и записана уплотненная управляющаяпрограмма, в которой отсутствуот символы адресов и перед каждым кадромкоторой размещается Флаговая инФор-мавия, указывающая на отсутствующиеадреса и необходимая для восстановления управляющей программы,Быцача информации из блока 8 памяти в интерполятор 10 производитсязонами в Фиксированной последовательности в соответствии с последовательностью Флагов. При этом Флаговая инФормация из блока 8 памяти предварительно помещается в регистр 6 состо"яния памяти 6. Если очередной Флагуказывает на отсутствие данной зоныв блоке 8 памяти, то блок 7 управле-.ния запрещает считывание из блока 8памяти и в интерполятор 10 поступает нулевая инФормация, После того.как весь кадр будетпринят интерполятором 10, последний через блок 7 уп"равления запрещает дальнейшее считы"вание и приступает к отработке кадра, после завершения которой интерполятор 10 разрешает считывание и процесс повторяется, пока не будет отработана вся программа.Работа блока управления синхрониэируется генератором 13, вырабатывакицим непрерывную последовательность синхроимпульсов (фиг. 3, диаграмма 1) С помощью линии задержки 14 формируется задержанная последовательность синхроимнульсов (фиг. 3, диаграмма 2). В исходном состоянии все счетчики и триггеры сброшены сигналом "Сброс" ), поступающим из интерполятора 10. Рассмотрим функционирование блока управ ления при записи управляющей программы в блок 8 памяти.После того как полностью считан и заполнен в блоке 4 промежуточной . памяти первый кадр, т,к. дешифратор15 2 адреса обнаружил признак конца кац" ра (фиг. 3, диаграмма 3), по заднему фронту синхроимпульсов устанавливает. ся в состояние "1" триггер 11 (фиг.З,20 диаграмма 4), с установкой которого формирователем 18 вырабатывается короткий импульс занесения в счетчик 17 (фиг. 3, диаграмма 6), записанного числа с выхода элемента 15 памяти.Счетчик 16 адреса в этот момент установлен в "0", т,е. происходит обращение к элементу памяти по нулевому адресу, по которому в разрядах 1-5 записана длина информации регистра состояния памяти (8 бит), в разряде 6 - "1", которая является сигналом регистра б состояния памяти (фиг.З, диаграмма 5), а в разряде 7 - "0".Состояние триггера 11 разрешает также формирование импульсов записи(фиг. 3, диаграмма 7), импульсов модификации (фиг. 3, диаграммы 4, 8) для сдвига информации в регистре 6 состояния памяти по задержанным син 40 хроимпульсам и модификацию счетчика 17 на -1, что в совокупности приводит к записи в блок 8 памяти содержимого регистра 6 состояния памяти.После того как счетчик 17 (фиг. 2) окажется обнуленным, т,е. вся инфор 45 мация из регистра 6 состояния памяти будет переписана в блок 8 памяти, происходит модификация счетчика 16 адреса на +1, Теперь из элемента памяти будет считываться информация по адресу 1, по которому в разрядах 1-5 хранится длина первой зоны (в нашем случае эта величина равна 20), а в разрядах 6 и 7 - нули. После обну 55 ления счетчика 17 формирователь 18 вырабатывает очередной импульс (фиг.З, диаграмма 9), и в счетчик 17 записывается длина первой зоны. Так как теперь сигнал регистра 6 состоянияпамяти (фиг. 3, диаграм а. 5) равняется нулю, то начинают вырабатыватьсяимпульсы 1 (фиг. 2, диаграмма 11),для сдвига информации в блоке 4 промежуточной памяти и выходном регистре блока 18 памяти, а импульсы "Запись" и модификация будут выцаваться,только если на выходе регистров 6 состояния памяти установится "1" (записываемая эона не нулевая, (фиг. 3,диаграмма 10). Таким образом осуществляется пропуск зон с нулевой информации. Вторая и последующая зоны записываются аналогичным образом, Когдабудет записана последняя зона, всчетчике 16 адреса будет число 8(количество в нашем случае равно Я).По этому адресу в элемент памяти записана в 7-м разряде "1", котораяосуществит сброс триггеров 1 1 и 12,а также счетчика 16 адреса (фиг, 2),схема вернется в исходное состояние.Цикл повторяется до тех пор, пока небудут считаны все кадры управляющейпрограммы,Цикл считыванИя во многом анало -гичен циклу записи. Различие состоит в том, что импульсы "Запись невырабатываются вообще, а во времясчитывания флаговой информации вырабатывается сигнал, по которому разрешается занесение информации в регистр б состояния памяти, Начинаетсяцикл с приходом иэ интерполяторасигнала "Смена кадра" (фиг, 3, диаграмма 12), который устанавливаеттриггер 12 режима считывания (фиг.3,диаграмма 13) .Блок памяти работает в двух режи-.мах: "Считывание" и "Запись", В начале работы независимо от режима осуществляется сброс счетчика 25 дляустановки начального нулевого адресапамяти сигналом "Сброс", поступающимиз интерполятора 10.1Запись информации в.блок памяти,которая поступает по линии ВХБП, осуществляется побитно по сигналу "Запись", вырабатываемому в блоке 7 управления, после такта записи производится модификация адреса памяти всчетчике 25 адреса памяти сигналом,поступающим также из блока 7 управления. Первые десять выходов счетчика 25 подаются на адресные входы одновременно на все микросхемы опера 1423981тивной памяти 27-91, Остальные выходы подаются на дешифратор 2 фиг, 4),с помощью которого осуществляетсявыбор одной из 64 микросхем оператив 5ной памяти. В случае переполнения"Переполнение", который подается вблок 1 ввода для прекращения считывания информации с перфоленты. 10Режим считывания отличается отпредыдущего тем, что на блок памяти,не подаются сигналы "Запись". Выходблока памяти поступает на сдвиговыйрегистр 29 для преобразования по-,,;следовательного кода в параллельныйи восстановления зон с нулевой информацией и в регистр 6 состоянияпамяти. Занесение информации в сцвиговый регистр 92 производится по 20сигналам, вырабатываемым в блоке 7управления. Восстановление зон с ну,левой информацией происходит за счет,того, что модификация адреса памятине производится в течение которогоколичество тактов, равного длинеданной зоны, а сдвиг информации всдвиговом регистре 92 продолжаетсяи, так как на выходе регистра Флаговв это время "0", в сдвиговом регистре 92 будет записана зона с нулевойинформацией независимо от состоянияинформационного выхода блока, памяти,Таким образом, в сдвиговом регистре92 формируется кадр в полном объеме,который затем в параллельном коде свыходов сдвигового регистра 92 поступает на рабочие регистры интерполятора 10,40Формула из обретения Устройство для программного управления, содержащее блок ввода управляющих программ, выход которого соединен с входом дешифратора адреса и с. первым входом преобразователя кодов,выход преобразователя кодов соединенс первым входом блока кОммутации, выход которого соединен с первым входомблока промежуточной памяти, первыйвыход дешифратора адреса соединен свторым входом блока коммутации, а второй выход - с вторым входом преобразователя кодов, а также блок памяти,первый выход которого соединен с входом блока ввода управляющих программ,а второй выход - с входом интерполятора, о т л и ч а ю щ е е с я тем,что, с целью сокращения аппаратныхзатрат на блок памяти для храненияуправляющих программ и повышения егонадежности, введены регистр состоянияпамяти, мультиплексор и блок управления, первый вход которого соединенс первым выходом дешифратора адресаи с первым входом регистра состоянияпамяти, второй вход которого соединенс вторым выходом блока памяти, третийвход соединен с первым выходом блокауправления, выход регистра состоянияпамяти соединен с вторыми входами блока управления, блока памяти и с первым входом мультиплексора, второйвход которого соединен с вторым выходом блока управления. третий вход -с выходом блока промежуточной памяти,а выход мультиплексора соединен с первым входом блока памяти, третий ичетвертый входы которого соединеныс третьим и четвертым выходами блокауправления соответственно, третий входблока управления соединен с первымвыходом интерполятора, пятый выходблока управления соединен с пятымвходом блока памяти и с вторым входомблока промежуточной памяти, шестойвыход .блока управления соединен с четвертым входом регистра состояния памяти, второй выход интерполятора соединен с четвертым входом блока управления и с шестым входом блока памяти.1423981 Составитель Е, ТитовРедактор И. Циткина Техред И,Дндцк Корректор Л Па 3 4685/49.ВНИИПИ 113035 оизводстненно-полиграфическое предприятие, г, Ужгород,. ул. Проектная Тираж 866Государственного комиделам изобретений и отосква, Ж, Раушская Подписноета СССРрытийао д. 4/