Цифровой преобразователь тригонометрических функций

(594 С ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗОБРЕТЕНИЯ(54) ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ ТРИГОНОМЕТРИЧЕСКИХ ФУНКЦИЙ(57) Изобретени лительной техни преобразованиямой или дополни косинуса, ретра преобразования ельство СССР 7/548, 1981ьство СССР7/548, 1981.(56) Авторское1- 1005040, кл.Авторское с970357, кл. Бюл. 1 Вв8.8)свидеС 06идетел06 Г е относится к вычиске и предназначено длякода аргумента в прятельный код синуса инсляции кода аргумента,его в обратный код, а13270также преобразования прямого кода аргумента в дополнительный и дополнительного впрямой код с обнаружением переполнения и его исправлением. Цель изобретения - повышение точности.Преобразователь содержит входы (2+и)- разрядного кода аргумента, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, блок элементов ИЛИ, блок памяти ш-разрядного кода синуса угла от 0 до (1-2 ) й/2 рад, где и - число адресных входов блока памяти, причем ви, и первый блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Новым в преобразователе является то, что он содержит второй блок 6 94элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, четыреэлемента И 7-10, три сумматора 11,1213, блок 14 управления, элемент ИНЕ 29, элемент ИЛИ-НЕ 30, коммутатор31 кодов, входы трехразрядного кодаоперации и вход выбора. Данный преобразователь может быть использованв специализированных многофункциональных быстродействующих вычислителях с числом значащих разрядов и10, например, для построения цифрового преобразователя координат устройства отображения информации метеорадиолокатора. 1 з.п,ф-лы, 2 ил.1 табл.Изобретение относится к вычислительной технике, предназначено дляпреобразования кода аргумента в прямой или дополнительный код синуса илис;косинуса, ретрансляции кода аргумента, преобразования его в обратныйкод, а также преобразования прямогокода аргумента в дополнительный идополнительного в прямой код с обнаружением переполнения и его исправлением,В процессе функционирования ЦПКвыполняет операции линейного и функционального преобразования координатной информации для синтеза на экранеинформационной модели.Цель изобретения - повышение точности,На Фиг,1 изображена Функциональная схема цифрового преобразователятригонометрических функций; а нафиг,2 - функциональная схема блокауправления.Преобразователь (Фиг,1) содержит 25первый 1 и второй 2 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, блок 3 элементов ИЛИ,блок 4 памяти, первый 5 и второй 6блоки элементов ИСКЛЮЧА 10 ЩЕЕ ИЛИ, первый 7, второй 8, третий. 9 и четвертый 301 О элементы И, первый 11, второй 12и третий 13 сумматоры блок 14 управления, входы первого 15, второго 16и третьего 17 разрядов кода операции,вход 18 первого, вход 19 второго ивходы 20 остальных разрядов кода аргумента, выходы с первого 21 по восьмой 28 блока 14 управления, элемент29 И-НЕ, элемент 30 ИЛИ-НЕ, коммутатор 31 кодов и вход 32 выбора преобразователя,Блок 14 управления (Фиг.2) содержит первый 33 и второй 34 коммутаторы сигналов, первый 35, второй 36 итретий 37 инверторы, первый 38,второй 39 и третий 40 элементы И; первый 41, второй 42 и третий 43 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент 44 2 ИИЛИ, первый 45 и второй 46 элементыИЛИ-НЕ элемент 47 ИЛИ и элемент 48И-НЕ,Предлагаемый преобразователь реаРлизован для и =: 10 на интегральныхсхемах (ИС) серий 505 и 533 так, чтоблок 4 содержит четыре ИС 505 РЕЗ спрошивками 0068-007,и инвертор, сумматор 11 - одну ИС 533 ИМ 5, сумматор12 или 13 - одну ИС 533 ИМ 5 и двеИС 533 ИМ 6, коммутатор 31 - три ИС533 КП 11 и инвертор,через которыйвход выбора коммутатора 31 связан синверсными входами выбора его ИС 533КП 11 (ИС 533 КП 11 имеет выходы с тремя состояниями и является коммутатором двух четырехразряднык кодов), акоммутаторы ЗЗ и 34 выполнены на ИС533 КП 11, являющейся коммутаторомодного из восьми сигналов на один выход, а остальные узлы преобразователя выполнены на логических элементахИС серии 533,1327В блоке 4 можно выделить два постоянных запоминающих устройства, каждое из которых имеет в = 16 выходов с тремя состояниями, инверсный вход выбора и и -= 9 адресных входов, являющихся входами младших разрядов кода адреса блока 4, вход старшего разряда которого связан через инвертор с входом выбора первого ПЗУ (с входами выбора двух ИС 505 РКЗ с прошивками 0071 и 0070) и непосредствен" но подключен к входу выбора второго ПЗУ (к входам выбора двух ИС 505 РЕЗ с прошивками 0069 и 0068), запрограм мированного на воспроизведение кода синуса в угле от 0 до (7/4) (1-2) радиан, а первое ПЗУ запрограммировано на воспроизведение кода синуса в угле от /4 до (7/2) (1-2 ") рад, при этом выходы и+ старших разрядов обоих ПЗУ поразрядно соединены между собой и являются выходами блока 4.+ о 1 + Ыгде с(; разрядная цифра 1-го (1,О 1,2 п) разряда кода Ы;код, образованньп п младл шими разрядами кодаи определяющий прямой приведенньп угол Юп= (ф/2) о п код, определяющйй дополнительный до и/2 приведенный. угол Ы 4= (7/2 оп,т.е. код положительной единицы, т.е. 1 = 01,00. С учетом принятых обозначений исвязи (1) работу преобразователя мож но описать следующим образом.На устройство поступают сигналП 32 его выбора, код У=У 1 У 2 УЗ= =П 15 П 16 П 17 операции, сигналы П 8 и П 19 старших разрядов кода аргумента 40 и код Ф 20, образованный младшими разрядами кода аргумента. Причем в зависимости от значения сигнала П 15 сигналы П 18 и .П 9 и код Ф 20 определяют входной 2+п 1-разрядный код(аргумент) л45 а или с в соответствии с выражениями(а,ага) ч П 15 (С(г, Ы ),Сигнал П 32 является для преобразователя кэк сигналом синхронизации (при П 32=0 запрещена работа элементов 7 и 29, т.е. вырабатываются сигналы П 7=0 и П 29=1, а при П 32=1 с= (Т/2) с: (Т/2) . .в 4Пр П 18 =- П 15 аО ч П 15 Ы.П 9 = П 15 аО ч П 15 Ы,Ф 20 = 6 = 9 Вп = П 15 0944В предлагаемом преобразователеоперандами являются код а = а4оуа а,а (где ао " аоф разрядные цифры знакового и дополни-,тельного знакового разрядов модифици" рованного обратного или прямого, илилдополнительного кода а координаты а, например прямоугольной координаты х = а или у = а маркера) операции ли-.л нейного преобразования, кодугла Ф являющегося аргументом операции функ ционального преобразования, кодыл лзи й и соз К , а также промежуточные коды, каждьп из которых обозначается буквой Ф с соответствующим номером, и выходной код Ф 31.1 Ф Связь между кодом К (этот код является для преобразователя входным при П 5=1) и угломхарактеризуется выраже- ниями работа этих элементов разрешена, т.е. П 7=П 12 П 25, а П 29=П 13), так и сигналом выбора, поскольку выходы коммутатора 31 находятся при П 32=0 в третьем состоянии, а при П 32=1 разрешены так(3) П 25 = П 15 П 16 П 17 = П 15 П 23 = П 47;П 26 = П 15 (П 16 П 18 П 24 ч П 15 (П 6 П 19 ч П 16 П 19) = ПЗЗ; П 27 = П 15П 16 П 17 ч П 18 П 6 (П 17 и П 17 П 24)1 ч П 15 П 26 = П 34;Ф П 28 = П 15 П 16 П 24 = П 46,ния на выходах преобразовате - ля устанавливается ( 2+ и)-разрядный код результата операции согласно таблице истинности и формуле составленными на основе таблицы истинности преобразователя и функциональной схемы (фиг,2) его блока 14 управления,По указанным неизменным сигналами кодам в течение такта преобразоваП 17 (а) П 17 (е 11) ч(4) ачП 16 Ф 31 = П 15 1 П 16П 17 ачП 17 д 15 " П 16 Г 7 з 1 п Ы ) ч П 17 х (з 1 п с)я 1 ч П 16 П 17 (соз о ) ц,ч П 7 (соз) В процессе формирования функции (4) блоки 3 - 5 и сумматоры 11 и 12 (сумматор 11 формирует двухразрядный код Ф 11, определяющий знаковый и дополнительный знаковый разряды выходного модефицированнога кодалюбой операцчи линейного преобразователя вырабатыва - ют кодыв соответствии с выражениями л,обратный код кода а;( ) 45 обозначает модифицированньп прямой (ПК) или дополнительный (ДК) код операнда, заключенного в круглые скобки,ФЗ = П 28 Ф 20 ч П 28 ( - 2 ); л Ф 4 = зи(Ф 5 + П 26 2 ) ч П 7 (1 - 2 ),Ф 12 = П 7 5 132709 что на них пропускается код при П 15= =0 с первого кодового входа, а при П 15=1 - с второго кодового входа коммутатора 31.Перед началом выполнения тактакаждой из восьми операций сигнала П 32=0 на вход преобразователя поданы сигналы кода соответствующей операции и соответствующего кода аргумента (2), по которым устанавливают- О ся сигналы кодов ФЗ и Ф 5 на выходах 4 6блоков 3 и 5 и вырабатывается сигнал П 12 переполнения сумматора 12,Такт преобразования начинается с изменением сигнала П 32 с "0" на "1", В течение каждого такта остаются неизменными как все сигналы на входах преобразователя, так и коды ФЗ и Ф 5, сигналы П 8,П 9,П 12, сигналы, вырабатываемые сумматором 11, и сигналы, вырабатываемые блоком 14 в соответствии с выражениями:7 1327 а элемент 1 (вырабатывает знаковый разряд) и сумматор 13 (вырабатывает и значащих разрядов) с помощью сигналов П 8=П 17 П 24, П 10=П 8 П 13,П 29=П 13 П 32 и ПЗО=П 8 П 29 и прямого при П 8=0 или обратного при П 8=1 кода Ф 4 (этот код образован и+1 верным значащим разрядом кода синуса угла Ыпр при угле с А, ) вырабатывает прямой или дополнительный код синуса (косинуса) с усечением и округлением до и значащих разрядов. Это позволяет выполнить операцию функционального преобразования с ошибкой 8, име ющей характеристики(7) 094П 32=1, При переходе сигнала П 32 из "1" в "0" такт преобразования заканчивается, выходы коммутатора 31 переходят в третье состояние и начинается подготовка к следующему такту вычисления (на входах преобразователя устанавливаются требуемые значения кода операции и кода аргумента, фор мируются коды ФЗ и Ф 5, сигнал П 12, сигналы П 8 и П 9, код Ф 11 и сигналы (3), который начнется с переключением сигнала П 32 из "0" в "1".Сравнивая (1) и (6), получаем(6)О.Выполнение третьей и четвертойопераций (см, таблицу истинности) происходит с обнаружением и исправлением переполнения разрядной сетки: переполнение обнаруживается формированием сигнала П 24 = и, О оа исправление переполнения осуществляется с помощью формирования П 28=1 и П 26=0 (при П 28=1 формируется код Ф 3=1-2 " (при выполнении обеих операций и сигнала П 27=0 при выполнении четвертой операции (3).Обнаружение переполнения и его устранение происходит также при выполнении четвертой операции (преобралзовании кода (-1) в прямой код) и выполнении любой операции функционального преобразования (при преобразовании кода Рпр = 00 в код с, см. (1. В этом случае формируется сигнал П 17=П 12 П 25=1, по которому сумматор 12 вырабатывает код Ф 12 = 1 - 2 " .Кроме того, выполнение пятой и седьмой операций происходит также с обнаружением и устранением переполнения разрядной сетки, Переполнение обнаруживается формированием сигналов П 8=0, П 13= и П 29=0, а устраняется формированием сигнала П 30=1, по которому сумматор 13 формирует код Ф 13=1-2Таким образом, в течение каждого такта (т,е. при П 32=1) .преобразования предлагаемое устройство формирует код (4) результата выполнения одной из восьми операций (см. таблицу истинности). Этот код может. быть снят с преобразователя также по сигналу т.е. точность предлагаемого преобразователя примерно в четыре раза выше точности прототипа при одинаковых 20 блоках памяти сравниваемых объектов.Формула изобретения1. Цифровой преобразователь триго нометрических функций, содержащийблок памяти, блок управления, сумма.тор, коммутатор, группу элементовИЛИ, два блока элементов ИСКЛЮЧЛЮЯЕЕИЛИ, выход первого блока элементов 30 ИСКЛЮЧАЮШЕЕ ИЛИ соединен с входомпервого слагаемого первого сумматора,о т л и ч а ю щ и й с я тем, что, сцелью повышения точности, в него введены четыре элемента И, два сумматоЗ 5 ра, элемент И-НЕ, элемент ИЛИ-НЕ идва элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, входвыбора режима преобразования соединен с первым управляющим входом коммутатора, первый разряд входа кода 40 операций преобразователя соединен свторым управляющим входом коммутатора и первым входом условий блокауправления, а второй разряд входа ко-да операций преобразователя соединен 45 с вторым входом условий блока управления, третий разряд входа кода операций соединен с третьим входом условий блока управления и первым входомпервого элемента И, первый и второй 50 входы знаковых разрядов аргументапреобразователя соединены с четвертыми пятым входами условий блока управления, первый и второй выходы блокауправления соединены с входами перво го и второго разрядов первого слагаемого второго сумматора, вход второго слагаемого которого соединен свходом "0" преобразователя, входпереноса второго сумматора соединенс Бьглоцом второго элемента И, первый вход которого соединен с третьим Выходом блока управления, четвертый ныход блока управления соединен с первым входом первого элемента ИСКНОЧАОЩЕЕ ИЛИ и вторым входом гтерного эгемента И, пятьп и пестой выходы блока упра 1 зления соединены с первым входом третьего элемента И и Входом переноса первого сумматора, седьмой и восьмой выходы блока упэавления соединены с первым входом Верного блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и с первыми Входами элементов ИЛИ группы соответственно, Вторые Входы которых образуют зхог, кода аргумента преооразонателя, выходы элементов ИЛИ Групг 1 ы соединены с втсным Входом первого бло 1 са элементов ИСгЛЛЧАОЕЕ ИЛИ, вход выбора регхи 11 а преобразования прес бр 11 зова Беля соедине:1 с пеэБым БхОдог 1 элемент 1 1 -Е тя - т О р тМ р Х ОО 1,р Е Г 1 г Е Г О Э ту гяг . ита И вьгход которого соедггнен с Входом второго слагаемого пе:ного сумматора, выход которого соедине 1 с адресным входом блока памяти и младпими разрядами гервого ин.",ормавионного БХОДЦ КОММУтатоРаДва СТБРГ 11 Х Раэптя- Да ПЕРВОГО ИНфООМатдн:ННОГО ВХОДа КО- торого .Сединень с Б-,ходзь: второго сумм;Гора., ь:ход переполнения первоготм;,;ГТОРО СОЕД 1 НЕН С ТРЕТЬИМ ВХОДОМ т 1 тет 1:его эте.;1 е.1 та ИВторым:зходом т; ГсРо: с злетента Иг Вьгхоц пеРвого зл .;1:;:та И соединен с пегтзыь 1: входамя Е.;.Готт-ГО 1.1.0;11 ЭЛ 011 ГОБ ИСКЛЮЧАОЩЕЕ Л 1"; 1 тторого элемента ИСКЛО:АЮЩ,Е 1:р 11. ВьтхОЦ т 1 е ГвеЭТОГО элеме 11 таСОЕДИНЕН С 13 ТОРЬ 1 М:.3" ОттоМ ПЕРВОГО эпе ;етт11 СКПОЧДОЕЕ ИЛ 1 БьХоц ко";о - рого г Осгцтнс . с двтт 1 стартпими разЬтр;а.;:. Б Гаро. О 1 ГП 1 фортацт 1 ОБ 1 ГОГО ВХОДБ коь;."."а 1 Ора Вь,1 сд э емета И -НЕ СО, Г 1;1 Е 1.; С Б ГОРтм Б, О ЦО;, ЭЛЕЬБрТа 1 Й" 11., В.1 ход которо - 0 соеЦп 1 ен с тзОДО 13 Г 1 ЕтЗБСГО СЛагаЕМОГО ТРЕ ГЬГОСУ. МатОРа г 1 ЛХОД ГЕБЕГтолнв;ИЯ КОТОРОО с гт е Д 1 н е н с Б т 0 р ы 11 Б х 0 ц а 1тт т 1 е т Б с Гг " ;того эяемента И и элемента И"НЕ Б - хОд ста 11 х 3 азрядОВ блока памт 1 ти соед 111 Оп с Вто)ым ВхОДОм Б ГОРОГО ОГГО- ка этСметтон ИСКГЮЧАЮЩЕЕ ИЛИ, ныхос:;ОТООГО СОЕДИНЕП С 13 ХОДОМ ВТОООГОслег;.е:ОГО третьего сумматора., выход :лдп 1:Го разряда блока памяти соедп" поп с Вторым ьходом второго элемента ИСКрГтбттЛО 1 ЕЕ ИЛИ Выход которого со 10"-О нь:ми вхоцами 13 торсго коммутатора, вход "1 блока соединен с вторым информационным входом первого коммутагора вьгход элемента И-НЕ соединен с Вторым входом первого элеме 1 та РПИтЕ и Вторым входом третьего элемента И Выход которого соединен с четвертым инФормационным входом первого и ,0 тт 1,1 т 11 11 ттЕ 1 БЕБ тт И 1 тф 01;11 аттИОННЬП 111 входами Бторсго котя"ут-торов, пятый вход условий блока соед 13 ь 1 еп с Вторпм 1:. входами первс 1 о элемента ИСЛЮЧАО;ЕЕ ИЛИ первого элемента И, с пят.м и шестым информационными входами первого и второго коммутаторов и через БТОрой ЭЛЕМЕНТ Нт - С СЕДЬМЬПтт И ВОСЬ- мь 1 м информационньп 1.1 входами первогои:зторого коммутаторов, выход второго элемента И соединен с зторьг Входом второго элемента ИСКЛОЧгттОЩЕЕ ИЛИ.,единен с входом переноса третьегосумматора, выход которого соединен смладшими разрядами информационноговхода коммутатора, выход которогоявляется выходом функции преобразователя.2. Преобразователь по п,1, о т -л и ч а и ц и й с я тем, что блок .1 О управления сорерьгит два коммутатора,три элемента НЕ, три элемента И, триэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент2-2 И-ИЛИ, два элемента ИЛИ-НЕ, элемент ИЛИ, элемент И - НЕ, первый,второй и третий входы условий блокасоединены с первым, вторым и третьимуправляющими вхоцами первого и второго коммутаторов., первый вход услонийблока соединен с первьп 1 и входамиэлемента ИГИ и перного элемента ИЛИНЕ, второй нход условий блока соединен с первьми Входами элемента 2 ИПИ, первого элемента И, элементаИ-НЕ и через первый элемент НЕ - с 2 б первыми входами второго элементаИ, второго элемента ИЛИ-НЕ и Вторымвходом элемен.а 2 -2 И-гттт,.третий входусловий блока соединен с первым вхбдом первого элемента ИСТОЧАЮ 3 Е ИЛИ ЗО и вторыми входами вторых элементов Ии ИЛИ-НЕ, четвертый вход условийблока соединен с первыми входами втоРОГО и третьеГО элементов ИСКЛОЧАЮЩЕЕИЛИ, третьего элемента И, треть:11информационным входом первого коммутатора,. тре"т.ьим Входом элемента 2-2 И 1 ЛИ, нход "Сбпока соединен с первым11 нформационььп 1 вхоцом первого коммутатора и первым и вторым информацион1327094 12 Таблица оопинноспи выход которого является первым выходом блока, выход первого элемента ИСКЛЮЧЛ 1 ОЩЕЕ ИЛИ соединен с четвертым входом 2-2 И-ИЛИ выход которого являЪ5 ется вторым выходом блока, выход второго элемента ИЛИ-НЕ являетсяГтретьим выходом блока и соединен через третий элемент НЕ с вторым входом элемента ИЛИ, выход первого элемента 11 И соединен с вторым входом третьегоэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является четвертым выходомблока и соединен с вторым входом элемента И-НЕ, выходы элемента ИЛИ, первого и второго коммутаторов и первогоэлемента ИЛИ-НЕ являются пятым, аесгым, седьмым и восьмым выходамиблока.