Устройство для вычисления корневыхгодографов систем автоматическогоуправления

(5) М Клб 06 Г 15/20 Гееудаветееввиа кеюнтет СССР во делам взебретевй и етхрмтий.22 (088.8) Дата опубликования описания 25.05.81(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КОРНЕ ГОДОГРАФОВ СИСТЕМ АВТОМАТИЧЕСКОГ УПРАВЛЕНИЯИзобретение относится к вычислительной технике и может быть использовано в автоматике для исследования динамических систем методом корневого годографа.Известно устройство, содержащее блок управления, арифметический блок, блоки постоянной и оперативной памяти, блок вычисления координат, преобразователь кода в напряжение, электроннолучевую трубку 11.Однако это устройство требует значительного оборудования при его реализации.Наиболее близким по технической сущности к изобретению является устройство, содержащее вентили, блоки памяти, группы вентилей схемы ИЛИ, схемы задержки, схему сравнения, сумматор, входы которого соединены с первыми входами одноименных вентилей первой и второй группы, первый регистр, выходы которого соединены с первыми входами соответствующих вентилей третьей группы, второй регистр, выходы которого соединены с первыми входами одноименных вентилей четвертой и пятой групп, первый счетчик, выходы которого соединены с первым входами одноименных вентилей шестой и седьмой групп, второй счетчик,выходы которого соединены с первыми входами одноименных вентилей восьмой и девятой групп, триггеры и генератор импульсов 2.Однако это устройство не позволяет вычислять полные корневые годографы, поскольку вычисленная сумма фазовых углов сравнивается только с одним из многих возможных значений, задаваемым по входу ус;- ройства. Устройство содержит блок постоянной памяти объемом, превосходящий по объему оборудования и трудоемкости изготовления все остальные элементы устройс,ва вместе взятые в несколько раз, причем выигрыш в быстродействии, .вязанный с использованием блока постоянно . амяти для хранения таблиць 1 арктангексов, в значительной мере компенсируется принципиально ограниченной скоростью выполнения операциями деления на регистгах. Кроме того. устройство содержит больи;ое число блоков оперативнсй памяти, часть которых используется для храиения промеж,.точных результатов, что тоже снижает быстродействие и увеличивает объем оборудования.Цель изобретения - повышечие,г.роизводительности и сокращение оборудсвания.Поставленная цель достигается тем, что устройство для вычисления корневых годографов систем авгоматического управЛения, содержащее генератор импульсов, распределитель синхросигналов, триггеры, счетчики, элементы И, элементы ИЛИ, блок памяти, схему сравнения, первый вход которой является информационным входом устройства, первый регистр, выход которого соединен с первыми входами элементов И первой группы, второй регистр, выход которого соединен с первыми входами элементов И второй группы, третий регистр, содержит арифметический блок, информационный выход которого соединен с информационными входами первого, второго и третьего регистров, выход знакового разряда арифметического блока соединен с первым входом элемента неравнозначности, выход которого соединен с входами знаковых разрядов каждого из регистров, первый информационный вход арифметического блока соединен с выходами элементов ИЛИ первой группы, второй информационный вход - с выходами элементов ИЛИ второй группы, вход деления арифметического блока подключен к выходу первого элемента ИЛИ и к первому входу второго элемента ИЛИ, вход вычитания арифметического блока соединен с выходом третьего элемента ИЛИ, вход умножения арифметического блока соединен с первыми входами четвертого и пятого элементов ИЛИ и с соответствующим выходом распределителя синхросигналов, вход сложения арифметического блока соединен с вторым входом четвертого элемента ИЛИ, с первым входом шестого элемента ИЛИ и с соответствующим выходом распределителя синхросигналов, выход состояния арифметического блока соединен с первым входом первого элемента И, выход которого соединен с входом распределителя синхросигналов, первый управляющий выход блока памяти соединен с первым входом второго элемента И, выход которого соединен с управляющим входом блока памяти, нулевым входом первого триггера, входом первого счетчика, управляющими входами схемы сравнения и третьего регистра, второй управляющий выход блока памяти соединен с единичным входом первого триггера, вход блока памяти подключен к выходу седьмого элемента ИЛИ и к первым входам элементов И третьей группы, вторые входы которых соединены с информационным выходом блока памяти, выходы элементов И третьей группы соединены с первыми входами элементов ИЛИ второй группы, вторые входы которых соединены с выходами элементов И четвертой группы, первые входы которых и второй вход схемы сравнения соединены с выходом третьего регистра, третьи входы элементов ИЛИ второй группы соединены с выходами элементов И второй группы, вторые входы которых соединены с выходом восьмого элемента 5 1 О 15 20 2 З 30 35 4 О 45 4ИЛИ, выходы элементов И первой группы соединены с первыми входами элементов ИЛИ первой группы, вторые входы которых соединены с выходами элементов пятой группы, третьи входы - подключены к выходам элементов И шестой группы, первые входы которых соединены с информационным выходом первого счетчика и с первым информационным выходом устройства, четвертые выходы элементов ИЛИ первой группы соединены с выходами элементов И седьмой группы, первые входы которых подключены к информационному выходу второго счетчика и к второму информационному выходу устройства, вторые входы элементов И первой группы соединены с выходом второго элемента ИЛИ, выход четвертого элемента ИЛИ соединен с вторыми входами элементов И четвертой группы и с вторым ходом второго элемента ИЛИ, управляющий выход первого счетчика соединен с входом второго счетчика, управляющий выход которого соединен с нулевым входом второго триггера, единичный вход которого является управляющим входом устройства, выход второго триггера соединен с вторым входом первого элемента И, третий вход которого подключен к выходу генератора импульсов, выход первого триггера соединен с первым входом третьего элемента И, выход которого соединен с вторым входом элемента неравнозначности, вход первого регистра соединен с выходом шестого элемента ИЛИ, вход второго регистра соединен с выходом пятого элемента ИЛИ, выход схемы сравнения является управляющим выходом устройства, первые входы элементов И пятой группы являются входами устройства, выходы распределителя синхросигналов соединены соответственно с первым входом седьмого элемента ИЛИ, вторыми входами элементов И шестой групы, первым входом третьего элемента ИЛИ, вторым входом шестого элемента ИЛИ, вторым входом седьмого элемента ИЛИ, вторыми входами элементов И седьмой группы, вторым входом третьего элемента ИЛИ,вторым входом пятого элемента ИЛИ, с первым входом восьмого элемента ИЛИ, первым входом первого элемента ИЛИ, третьим входом шестого элемента ИЛИ, с вторым входом третьего элемента И, вторым входом восьмого элемента ИЛИ, третьим входам третьего элемента ИЛИ, вторыми входами элементов И пятой группы, с третьим входом пятого элемента ИЛИ, третьим входом восьмого элемента ИЛИ, вторым входом первого элемента ИЛИ, с входом третьего регистра и с вторым входом второго элемента И. На фиг. 1 приведена блок-схема устройства; на фиг. 2 - функциональные схемы блока памяти, группы элементов И, группы элементов ИЛИ и соответствующие внутренние связи; на фиг. 3 - порядок исследованиянозначности 25 поступает единичный логический уровень, и запись аргумента очередного арктангенса в регистр 21 производится с обратным знаком. Тем самым реализуется замена операции вычитания арктангенсов сложением.При выполнении действия с последним из нулей передаточной функции во втором такте на выходе дешифратора появляется единичный логический уровень, благодаря чему в седьмом такте через элемент И 38 производится сброс счетчика адреса блока памяти, сброс триггера 7, изменение состояния счетчиков, сравнение величины 1 ду на входе 2 с содержимыми регистра 23 и сброс названного регистра. В случае полного или частичного совпадения (схема сравнения не обязательно должна быть полноразрядной) сравниваемых величин на выходе схемы сравнения и устройства появляется сигнал, свидетельствующий о том, что на выходах 4 и 5 устройства код точки корневого годографа. Цепи синхронизации этих действий также условно не показаны. Оба счетчика представляют собой один счетчик, поскольку связь с управляющего выхода счетчика 9 на вход счетчика 10 можно трактовать как внутреннюю. При этом по сравнению с разрядностью регистров и арифметического блока в счетчиках могут отсутствовать младшие и старшие разряды. Отсутствие младших разрядов соответствует приращениям координат исследуемых точек большим, чем дискретность операндов, отсутствие старших разрядов соответствует границам рабочей области плоскости собственных частот. Старшие разряды любого из счетчиков или обоих могут пониматься по необходимости как знаковые. В этом. случае рабочая область симметрична относительно осей координат, Каждый раз, когда происходит изменение состояния счетчика 10, счетчик 9 обнуляется, Таким образом, при перемещении по плоскости собственных частот в симметричной рабочей области точки исследуются в порядке, указанном на фиг. 3. В .момент обнуления "м".х счетчиков при их одновременном переполнении сигнал с выхода счетчика 10 сбрасывает триггер 6 и работа устройства прекра цается, поскольку исследована вся рабочая область. Число исследуемых точек, каждая из которых проверяется на принадлежность корневому годографу, равно емкости счетчика, образован ного обоими счетчиками. За счет полного использования регистров отсутствует необходимость запоминания промежуточных результатов вычислений в блоке памяти и сокращается его объем по сравнению с суммарным объемом блоков памяти известного устройства. За счет использования рекуррентной формулы, не содержащеи функций арктангенса исключен блок постоянной памяти для хранения таблицы арктангенсов и превосходящий по объ 51 О 5 ему оборудования и трудоемкости изготовления все остальные элементы устройства вместе взятые в несколько раз. Поскольку никакие действия вычислительного процесса не совмещены, все блоки памяти для хранения исходных данных объединены в один, так как это, уменьшая общий объем оборудования, не отражается на быстродействии устройства. Отсутствие в формуле вычислений произвольной целой величины позволяет вычислять полные, а не фрагментарные корневые го,пографы и полностью автоматизировать работу устройства.Формула изобретенияУстройство для вычисления корневых годографов систем автоматического управлеиия, содержащее генератор импульсов, распределитель синхросигналов, триггеры, счетчики, элементы И, элементы ИЛИ, блок памяти, схему сравнения, первый вход которой является информационным входом устройства, первый регистр, выход которогосоединен с первыми входами элементов Ипервой группы, второй регистр, выход которого соединен с первыми входами элементов И второй группы, третий регистр, отличаюи 1 ееся тем, что, с целью повышения производительности и сокращения оборудования, оно содержит арифметический блок, информационный выход которого соединен с информационными входами первого, второго и третьего регистров, выход знакового разряда арифметического блока соединен с ЗО первым входом элемента неравнозначности,выход которого соединен с входами знаковых разрядов ка"ого из регистров, первый информационный вход арифметического блока соединен; вв.ходами элементов ИЛИ первой группы, второй информационный вход - с выходами элементов ИЛИ второй группы, вход деления арифметического блока подключен к выходу первого элемента ИЛИ к первому входу второго элемента ИЛИ, вход вычитания арифметического блока. соединен с выходом третьего элемента ИЛИ, вход умножения арифметического блока соединен с первыми входами четвертого и пятого элементов ИЛИ и с соответствующим выходом распределителя синхросигналов, вход сложения арифметического 45 блока соединен с вторым входом четвертогоэлемента ИЛИ, с первым входом шестого элемента ИЛИ и с соответствующим выходом распределителя синхросигналов, выход состояния арифметического блока соединен с первым входом первого элемента И, выход которого соединен с входом распределителя синхросигналов, первый управляющий выход блока памяти соединен с первым входом второго элемента И, выход которого соединен с управляющим входом блока памяти, нулевым входом первого триггера, входом первого счетчика, управляющими входами схемы сравнения и третьего регистра, второй управляющий выход блока памяти соединен с единичным входом первого триггера, вход блока памяти подключен к выходу седьмого элемента ИЛИ и к первым входам элементов И третьей группы, вторые входы которых соединены с информационным выходом блока памяти, выходы элементов И третьей группы соединены с первыми входами элементов ИЛИ второй группы, вторые входы которых соединены с выходами элементов И четвертой группы, первые входы которых и второй вход схемы сравнения соединены с выходом третьего регистра, третьи входы элементов ИЛИ второй .группы соединены с выходами элементов И второй группы, вторые входы которых соединены с выходом восьмого элемента ИЛИ, выходы элементов И первой группы соединены с первыми входами элементов ИЛИ первой группы, вторые входы которых соединены с выходами элементов И пятой группы, третьи входы - подключены к выходам элементов И шестой группы, первые входы которых соединены с информационным выходом первого счетчика И с первым информационным выходом устройства, четвертые входы элементов ИЛИ первой группы соединены с выходами элементов И седьмой группы, первые входы которых подключены к информационному выходу второго счетчика и к второму информационному выходу устройства, вторые входы элементов И первой группы соединены с выходом второго элемента ИЛИ, выход четвертого элемента ИЛИ соединен с вторыми входами элементов И четвертой группы и с вторым входом второго элемента ИЛИ, управляющий выход первого счетчика соединен с входом второго счетчика, управляющий выход которого соединен с нулевым входом второго триггера, единичный вход которого является управляющим входом устройства,выход второго триггера соединен с вторым входом первого элемента И, третий вход которого подключен к выходу генератора импульсов, выход первого триггера соединен с первым входом третьего элемента И, выход которого соединен с вторым входом элемента неравнозначности, вход первого регистра соединен с выходом шестого элемента ИЛИ, вход второго регистра соединен с выходом пятого элемента ИЛИ, выход схемы сравнения является управляющим выхо дом устройства, первые входы элементов Ипятой группы являются входами устройства, выходы распределителя синхросигналов соединены соответственно с первым входом седьмого элемента ИЛИ, вторыми входами элементов И шестой группы, первым входом третьего элемента ИЛИ, вторым входом шестого элемента ИЛИ, вторым входом седьмого элемента ИЛИ, вторыми входами элементов И седьмой группы, вторым входом третьего элемента ИЛИ, вторым вхощ дом пятого элемента ИЛИ, с первым входомвосьмого элемента ИЛИ, первым входом первого элемента ИЛИ, третьим входом шеетого элемента ИЛИ, с вторым входом третьего элемента И, вторым входом восьмого элемента ИЛИ, третьим входом третьего элемента ИЛИ, вторыми входами элементов И пятой группы, с третьим входом пятого элемента ИЛИ, третьим входом восьмого элемента ИЛИ, вторым входом первого элемента ИЛИ, с входом третьего регистра и с вторым входом второго элемента И.Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР512474, кл. б Об Г 15/46, 1974.2. Авторское свидетельство СССР408313, кл. б 06 Р 15/34, 1972 (прототип 1.ренов ектор С. 1 Цомакписное Под тета СССР крытнй наб., д. л. Проект4/5 ая,Составитель А, Ж едактор,Л. Повхан Техред А. Бойкас аказ 2670/11 Тираж 745 ВНИИПИ Государственного коми по делам изобретений и от13035, Москва, Ж - 35, Раушская Филиал ППП Патент, г. Ужгород, у