Устройство для сопряжения датчиков с эвм

/00, 13/00 114 СО ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОБРЕТЕНИЯ ОП ЛЬСТ(54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ДАТЧИКОВ С ЭВМ(57) Изобретение относится к вычислительной технике и может быть использовано в системах группового управления манипуляторами или измерительным оборудованием в реальном масштабе времени. Цель изобретения - упрощение устройства за счет оптимизации алгоритма выработки сигналов прерывания. Устройство содержит блок связи с каналом, дешифратор адресав, блок контроля четности, блок регистров сдвига, анализаторы сигналов, дешифратор, шифратор, формирователь сигналов прерывания, буферный регистр., блок задаво СССР 1983. СССР О, 1984.о ания каждым анап атором позволяеию устроиства упростить кон1 з.п. ф-лы,иле Н АВТОРСКОМУ СИИ ния вектора прерыванияИнформацияс датчиков записывается в блок регистров сдвига, состояние регистровсдвига анализируется анализаторамиОпрос датчиков происходит по инициативе ЭВМ, которая выставляет на входыблока связи с каналом адрес требуемго анализатора. После подтвержденияприема адреса ЭВМ выставляет в каналномер датчика, ожидаемый уровень сигнала выбранного датчика и сигнал разрешения перевода выбранного анализатора в состояние ожидания (активноесостояние). При получении ожидаемогосигнала от выбранного датчика устройство вырабатывает сигнал требованияпрерывания, При предоставлении прерывания устройство последовательно выдает в ЭВМ вектор прерывания и адресдатчика, вызвавшего прерывание, После чего выбранный анализатор переводится в пассивное состояние, Отказ отпараллельной выработки сигналов прерыИзобретение относится к вычислительной технике и может быть использовано в системах группового управления манипуляторами или измерительным оборудованием в реальном масштабе времени.Целью изобретения является упрощение устройства за счет оптимизации алгоритма выработки сигналов прерывания. На фиг. 1 показана функциональная схема устройства; на фиг. 2конструкция анализатора сигналов;на фиг, 3 - конструкция блока связис каналом; на фиг. 4 - конструкцияформирователя сигналов прерывания.Устройство содержит (фиг, 1)блок 1 связи с каналом, канал 2 адреса-данных, дешифратор 3 адресов, 20в состав которого входят регистр 4и дешифратор 5, информационный вход6, блок 7 контроля четности, блок 8регистров сдвига, состоящий из регистров 9 сдвига, анализаторы 10 сигналов, дешифратор 11, шифратор 12,формирователь 13 сигналов прерывания,буферный регистр 14, вход и выход 15сигнала предоставления прерыванияустройства, блок 16 задания вектора 30прерывания.Анализатор сигналов (фиг. 2) содержит узел 17 памяти, в состав которого входят регистр 18 и два триггера 9 и 20, мультиплексор 21, элемент И 22 и элемент ИСКЛЮЧАЮЩЕЕИЛИ 23,Блок связи с каналом (фиг. 3) содержит узел 24 шинных формирователей,состоящий из первого 25 и второго 26 40шинных формирователей, наборное поле 27, первый элемент И 28, триггер 29, второй 30 и третий 31 элементы И и элемент ИЛИ 32,Формирователь сигналов прерывания 45(фиг. 4) содержит первый 33 и второй 34 триггеры, первый 35 и второй 36 элементы И,Устройство работает следующим образом. 50Информация от датчиков, поступающая в виде последовательного двоичного кода, записывается в блок 8сдвиговых регистров. Блок 7 анализирует четность входной информации ив случае отсутствия сбоев вырабатывает тактовые сигналы приема информации. Опрос того или иного датчикаосуществляется по инициативе ЭВМ по следующей схеме. Для перевода одногоиз анализаторов 10 в состояние ожидания ЭВМ выставляет в канале 2 адрес выбранного анализатора 1 О, риэтом старшие разряды адреса представляют адрес устройства, а младшие разряды - адрес выбранного анализатора 10 в устройстве. После получения от устройства ответного синхросигнала (второй выход синхронизации блока ) ЭВМ выставляет в канал 2 номер датчика в выбранном анализаторе 1 О, ожидаемый уровень сигнала выбранного датчика и сигнал разрешения перевода выбранного анализатора 10 в активное состояние. Эти сигналы через блок 1 поступают на информационные входы второй группы всех анализаторов 10 и переводят выбранный анализатор в состояние ожидания. При получении ожидаемого сигнала от выбранного датчика устройство вырабатываетсигнал требования прерывания (первыйвыход формирователя 13), При предоставлении прерывания устройству ЭВМ через канал 2 получает вектор прерывания (адрес подпрограммы обслуживания прерывания), установленный в блоке 16, и адрес датчика, вызвавшегопрерывание. После этого выбранныйанализатор 10 переводится в пассивноесостояние. Работа устройства синхронизируется сигналами ЭВМ, поступающими из канала 2 на первый, второй и третий синхронизирующие входы блока 1.При включении напряжения питания в цепи "Общий сброс" канала 2 вырабатывается импульсный сигнал, которым устанавливаются в нулевое состояние триггеры 20 во всех анализатораз 10, а также триггеры 33 и 34 в формирователе 13 (цепь общего сброса не показана). В результате формирователь 13 устанавливается в пассивное состояние и не вырабатывает сигнал требования прерывания на первом выходе, на первом входе элемен.та И 36 установлен уровень логической "1" и сигнал прерывания из канала 2 по линии 15 предоставления прерывания может передаваться для обслуживания других устроиств, имеющих меньший приоритет относительно предлагаемого устройства. Также в пассивное состояние устанавливаются и анализаторы 10, так как прохождение сигналов через элементы И 22 заблокиро 1282108вано уровнем логического 0, поступающего на их первые входы с выхода триггеров 20. При этом на всех информационных входах шифратора 12 устанавливается пассивный уровень сиг-.5 нала, тем самым блокируется прохождение через шифратор 12 сигнала со стробирующего входа на стробирующий выход и устройство не реагирует на информацию от датчиков, поступающую 1 О последователь ным кодом с входа 6 в блок 8. Отсутствие сбоев в принимаемой информации проверяется блоком 7, в качестве которого может быть применена одна из известных схем, напри мер схема контроля по модулю два каждого байта принимаемой информации или схема контроля по модулю четыре всего принимаемого слова состояния датчиков. Блок 7 вырабатывает на своем выходе импульсный сигнал логической "1" в промежутках между посылками слова состояния датчиков при условии, если в предшествующей посылке не зафиксирована ошибка, 25Перевод одного из анализаторов 10 в состояние, ожидания осуществляется следующим образом. В адресной части машинного цикла один из кодов адреса устройства (число адресов об ращения к устройству равно количеству анализаторов 10 сигналов в нем) из канала 2 поступает в каналы В шинных формирователей 25 и 26 и из каналов С этих формирователеи Распределяется на входы наборного поля 27 и входы регистра 4 (на входы наборного поля подключены старшие разряды кода, определяющие основной адрес обращения к устройству), в резуль тате чего на входе и выходе триггера 29 устанавливается сигнал логической "1", на входах и выходах регистра 4 устанавливается код обращения к одному из анализаторов 10, При 45 поступлении из канала 2 синхросигнала (первый синхровход блока 1), отделяющего адресную часть машинного цикла от информационной части, в течение времени действия этого синхросигнала осуществляется фиксация,выходнык уровней сигналов триггера 29 и регистра 4. При этом на первом входе элемента И 31 устанавливается сигнал логической "1", на входах дешифратора 5 устанавливается код обращения к выбранному анализатору 10, а в канале 2 формируется код настройки анализатора 10, представляющий собой группу битов, определяющую кодномера выбранного датчика в секциисдвигающего регистра 9, выделенныйбит для настройки на ожидаемый уровень сигнала от датчика и выделенныйбит с сигналом логической "1" дляустановки в единичное состояние триггера 20. Пройдя из каналов В в каналы С шинных формирователей 25 и 26,код настройки устанавливается на информационных входах всех узлов 17 памяти. При поступлении на второй входэлемента И 31 сигнала синхронизациивывода информации из канала 2 черезвторой синхровход блока 1 на выходеэлемента И 31 формируется импульс,поступающий на стробирующий вход дешифратора 5, в результате чего на одном из его выходов в соответствии скодом, зафиксированным в регистре 4,формируется сигнал, поступающий напервый управляющий вход выбранногоанализатора 10, при этом, в регистре 18 этого блока запоминается кодномера датчика в секции, которыйнеобходимо анализировать в данныйотрезок времени, в триггере 19 записывается уровень сигнала, ожидаемогоот этого датчика. Триггер 20 устыавливается в единичное состояние, подготовив тем самым элемент И 22 к прохождению сигнала от элемента ИСКЛЮЧАБЗЦЕЕ ИЛИ 23 на соответствующийинформационный вход шифратора 12.Одновременно с этим сигнал с выходаэлемента И 31 через второй вход элемента ИЛИ 32 поступает в канал 2и уведомляет центральный процессоро приеме устройством информации изканала 2, после чего снимаются сигналы с первого и второго синхровходов блока 1 и завершается машинныйцикл обращения к устройству. Если в процессе управления потребуется, не дожидаясь поступления сигнала заданного уровня от выбранного датчика, перевести анализатор 10 сигналов в пассивное состояние, повторяется описанная процедура, но в коде настройки анализатора 10 сигналов выделенный бит для управления триггером 20 должен иметь. уровень логического "0", Аналогично, независимо друг от друга, могут быть активизированы или переведены в пассивное состояние остальные анализаторы 1 О, входящие в устройство или такие же устроиства, подключенные к кана1282108 ритет, то дальнейшее прохождение сигнала по линии 15 предоставления прерывания через элемент И 36 блокируется уровнем логического "0 на первом входе элемента И 36, и приход сигнала предоставления прерывания вызывает появление сигнала на выходе элемента И 35, Этим сигналом сбрасывается в нулевое состояние триггер 33, в результате чего подготавливается к сбросу в нулевое состояние триггер 34 и снимается сигнал требования прерывания с первого выхода Формирователя 13. Кроме того, сигнал с выхода элемента И 35 через второй выход формирователя 13 поступает на стробирующий вход дешифратора 11, в результате чего на одном из выходов дешифратора 11, соответствующем коду, зафиксированному в буферном регистре 14, фиксируется сигнал, сбрасывающий в нулевое состояние триггер 20 в анализаторе 10, вызвавшем прерывание, и переводит этот анализатор 10 в пассивное состояние. Помимо этого, сигнал с второго выхода формирователя 10 через управляющий вход блока 1 коммутирует направление передачи информации через второй шинный формирователь 26 из канала А в канал В код вектора прерывания блока 16 поступает в канал 2 и используется центральным процессором для программной реализации обслуживания прерывания.Вслед за этим с линии 15 предоставления прерывания снимается сигнал, что приводит к снятию управляющего сигнала с выхода элемента И 35. По приходе по линии третьего синхровхо- . да блока 1 очередного синхронизирую- щего импульса происходит сброс в нулевое состояние триггера 34, и Формирователь 13 возвращается в исходное состояние. Если в устройстве остаются необслуженные анализаторы 10, сигналов с активными выходными сигналами, их обслуживание осуществляется согласно описанному в порядке снижения приоритета по мере поступления очередных синхроимпульсов с выхода блока 7. Переключение триггера 34 происходит при передаче на второй вход формирователя 13 по линии третьего синхровхода блока 1 очередного синхронизи рующего импульса канала 2, после чего Формирователь 13 переходит в состояние ожидания сигнала по линии 15.предоставления прерывания, которым должна ответить ЭВИ в ответ на сигнал требования прерыванияЕсли прохождение сигнала по линии 15 предоставления прерывания не заблокировано устройствами, имеющими более высокий прис" лу 2 и отличающиеся друг от друга . конфигурацией перемычек в наборном поле 27 и блоке 16.После активизации анализатора 10 его элемент И 22 пропускает на вход анализатора 10 сигнал как в процессе посылок слова состояния датчиков, так и в промежутках между посылками, однако пройти через шифратор 12 этот сигнал может только в момент выработ ки стробирующего сигнала блоком 7 контроля, т.е. в паузе между посылками. В паузе мультиплексор 21 передает на первый вход элемента ИСКЛЮЧАЮЦЕЕ ИЛИ 23 инвертированный сигнал 15 от выбранного датчика, Сигнал логической "1" на выходе элемента ИСКЛИЧЮОЩЕЕ ИЛИ 23 появляется при совпадении уровней сигналов выбранного датчика и выхода триггера 19 и, про ходя через элемент И 22 на выход анализатора 10, устанавливает актив" ный уровень сигнала на соответствующем информационном входе шифратора 12, При этом на информационных вы ходах шифратора 12 формируется двоичный код в соответствии с номером входа с активным уровнем сигнала (в случае появления активных сигналов сразу от нескольких анализато ров 10 сигналов код на выходе шифратора 12 соответствует номеру активного сигнала с наивысшим приоритетом), Приходящий после этого из блока 7 стробирующий сигнал передается на стробирующий выход шифратора 12, в результате чего триггер 33 в формирователе 13 устанавливается . в единичное состояние, а выходной код шиФратора 12 запоминается в .буферном 40 регистре 14, Сигнал с выхода триггера 33 через первый выход формирователя 13 устанавливает в канале 2 сигнал требования прерывания и подготавливает к переключению триггер 34, 45 Для выхода на нужную подпрограмму центральный процессор осуществляет дополнительно обращение по адресу предлагаемого устройства. По завершении адресной части машинного цикла и приходе из канала 2 первого синхрониэирующего импульса на первом входе7 12821 элемента И 30 устанавливается сигнал логической " 1". При поступлении на второй вход элемента И 30 сигнала синхронизации ввода информации в канал 2 через третий синхровход блока 1.5 на его выходе вырабатывается сигнал, который через управляющий вход первого шинного формирователя 25 коммутирует направление передачи информации в нем из канала А в канал В, код ана лизатора 10, последним вызвавший прерывание из буферного регистра 14, передается в канал 2. Вместе с тем выходной сигнал элемента И 30 через первый вход элемента ИЛИ 32 передает ся в канал 2, информируя центральный процессор о выдаче кода из устройства в канал 2. Центральный процессор принимает код и завершает машинный цикл обращения к устройству, снимая 20 синхронизирующие сигналы с первого и третьего входов блока 1.формула изобретения1, Устройство для сопряжения датчиков с ЭВМ,. содержащее блок связис каналом, дешифратор адресов, блокконтроля четности, блок сдвиговых регистров, анализаторы сигналов, буферный регистр, шифратор, вход блокасдвиговых регистров объединен с входом блока контроля четности и является информационным входом устройства,выходы соответствующей группы блока З 5сдвиговых регистров соединены с информационными входами первой группысоответствующих анализаторов сигналов; информационные выходы блока связи с каналом соединены с информационными входами второй группы анализато"ров сигналов, адресные выходы блокасвязи с каналом соединены с адресными входами дешифратора адресов, каждый выход которого соединен с первым 45управляющим входом соответствующегоанализатора сигналов, первый входсинхронизации дешифратора адресовобъединен с первым входом синхронизации блока связи с каналом и является первым входом синхронизации устройства, второй и третий входы синхронизации блока связи с каналом являются соответственно вторым и третьим входами синхронизации устройства,первый выход синхронизации блока связи с каналом является выходом синхронизации устройства, второй выходг,синхронизации блока связи с каналом,08 соединен с вторым входом синхронизации дещифратора адресов, входы-выходы блока связи с каналом являются входами-выходами данных-адреса устройства, выходы буферного регистра соединены с информационными входами первой группы блока связи с каналом, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства за счет оптимизации алгоритма выработки сигналов прерывания, оно содержит дешифратор, формирователь сигналов прерывания и блок задания вектора прерывания, выходы которого соединены с информационными входами второй группы блока связи с каналом, выход каждого анализатора сигналов соединен с соответствующим информационным входом шифратора, информационные выходы которого соединены с информационными входами буферного регистра, выходы которого соединены с информационными входами дешифратора, каждый из выходов которого соединен с вторым управляющАм входом соответствующего анализатора сигналов, выход блока контроля четности соединен со стробирую-, щим входом шифратора, стробирующий выход которого соединен с стробирующим входом буферного регистра и первым входом формирователя сигналов прерывания, второй вход которого объединен с третьим входом синхронизации блока связи с каналом, первый выход формирователя сигналов прерывания является выходом требования прерывания устройства, второй выход формирователя сигналов прерывания соединен со стробирующим входом дешифратора и управляющим входом блока связи с каналом, третий вход и третий выход формирователя сигналов прерывания являются соответственно входом и выходом предоставления прерывания устройства2. Устройство по п, 1, о т л ич а ю щ е е с я тем, что формирователь сигналов прерывания содержит два триггера и два элемента И, вход установки первого триггера является пер-. вым входом формирователя, выход первого триггера соединен с информационным входом второго триггера и является первым выходом формирователя, прямой и инверсный выходы второго триггера соединены с первыми входами соответственно первого и второго элементов И, вторые входы которых объединены и являются третьим входом Фор 9 1282108 10мирователя, выход первого элемента И является третьим выходом формироватесоединен с входом сброса первого триг- ля, стробирующий вход второго триггегера и является вторым выходом форми- ра является вторым входом формироварователя, выход второго элемента И теля.1282108Составитель В.Файзрахманов Редактор О,Головач Техред Л.Сердюкова Корректор Е,Сирохман Заказ 7267/47 Тираж 670 Подписное ВНИИПИ Государственного комитета СССР,по делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4