Устройство для ввода информации

. Состояни ся с его ле опротивной ния как запись к информац последних предьщущ После эт формацчи При вклю мировате риггера в состояформационный входамяти обнулен, а буферную память игнал сброса). В ие, при котором и блока оперативной запись информации подан окирован зультате вом нуле во сво дит ил. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТОПИСАНИЕ ИЗ Н АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССРУ 783784, кл. С 06 Г 3/04, 1979.Заявка Японии У 53-46540,кл. С 06 Г 3/00, 1978.(54) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для сбора информации от двухпозиционных датчиков, например, в АСУТП. Цель изобретения - повышение надежности за счет исключения выдачи сбойной информации при включении питания. Устройство содержит формирователь 1, регистр 2 адреса, триггер 3, мультиплексор, 4, два эле-" мента И 5, 12, блок 6 оперативной памяти, блок буферной памяти, блок коррекции, генератор 11, компаратор 13, блок управления. Устройство производит циклический опрос датчиков, подключенных к входам мультиплексора. е каждого датчика сравнивает- состоянием на предыдущем цика, хранящемся в блоке операамяти. При изменении состояго-либо датчика происходит ода адреса этого датчика и ии о его состоянии в двухциклах опроса (текущем и ем) в блок буферной памяти. ого выполняется коррекция инв блоке оперативной памяти. чении питания срабатывает форль и происходит установка цикле опроса датчиков в блоки опер ой и буферной памяти заносится вая информация. По окончании перцикла опроса триггер изменяет состояние, и устройство перехов рабочий режим. "Стирание" оператинной и буферной памяти после включения питания исключает передачу ложной информации в первом цикле опроса,.2107 1 128Изобретение относится к автоматикеи вычислительной технике и может бытьиспользовано для сбора информации отдвухпозиционных датчиков, например,в АСУТП,Целью изобретения является повышение надежности устройства за счет исключения выдачи сбойной информациипри включении питания.На чертеже показана функциональная схема устройства.Устройство содержит (фиг.1) формирователь 1, регистр 2 адреса, триггер 3, мультиплексор 4, первый элемент И 5, блок 6 оперативной памяти,блок буферной памяти, состоящий изблока элементов И 7, регистров 8,элементов И 9 и блока элементов ИЛИ10, генератор 11, второй элементИ 12, компаратор 13, блок коррекции,состоящий из элемента НЕ 14, элемента ИЛИ-НЕ 15 и двух триггеров 16и 17, а также блок управления, состоящий из триггеров 18 и 19.Устройство работает следующимобразом., При включении питания на выходеформирователя 1 появляется сигнал,который устанавливает регистр 2 адреса и триггер 3 в исходное положение, Сигналом с первого выхода триггера 3 на выходе элемента И 5 формируется сигнал логического "0", асигналом с второго выхода триггера 3Р-триггер 19 устанавливается в единичное положение, а.регистры 8 - внулевое.На выходах элементов И 9 формируются игналы логического "0", триггер 18 сигналом с первого выхода триггера 19 .устанавливается в нулевое положение. Начинается первый цикл опроса датчиков, при котором блок 6 устанавливается в исходное (нулевое) положение. Под воздействием кода, поступающего с выхода регистра 2 адреса на адресные входы мультиплексора 4 и блока 6, выход первого датчика подключается к выходу элемента И 5, а на выходе блок 6 формируется код, записанный по этому адресу. Код с выхода блока 6 поступает на первый вход компаратора 13, на второй вход которого поступает в это время сигнал логического "0" с элемента И 5;Если на выходе блока 6 имеется сигнал логической "1", то на выходе компаратора 13 появляется сигнал логической "1", который, поступая навход элемента И 12, запрещает прохождение через него импульсов от; генератора 11. Этот же сигнал, инвертируясь элементом НЕ 14, поступает на вход элемента ИЛИ-НЕ 15, сигнализируя о переходе датчика из одного состояния в другое,При сигнале логической 0 на первом входе (регистр 8 свободен) на выходе элемента ИЛИ-НЕ 15 формируется сигнал логической "1", разрешающий производить запись кода сообщения в блок буферной памяти. Генератор 11 выдает на своих выходах тактовые импульсы отрицательной полярности, сдвинутые относительноодруг друга на 180 . При приходе пер вого тактового импульса с первоговыхода генератора (ТИ 1) триггер 16переходит в единичное положение, Сигналом логической " 1" с его выходаоткрываются элементы И 7 и код сооб щения (код номера датчика и код положения) подается на входы регистра 8,на последний вход регистра поступаетсигнал разрешения записи с блока коррекции.30 При приходе тактового импульса свторого выхода генератора 11 (ТИ 2)на выходах элементов ИЛИ 10 формируются отрицательные импульсы, от заднего фронта которых осуществляется 5 запись кода в регистр 8. Но записине происходит, так как на входах,сброса регистров присутствует сигналсброса с триггера 3.С приходом второго ТИ 1 триггер 17 40 переходит,в единичное положение, Сигналом логической "1" с его выходаосуществляется сброс триггера 16 внулевое положение и запись кода "0"в память 6 по адресу регистра 2, 45 При одинаковых сигналах на входахкомпаратора 13 на его выходе форми-руется сигнал логического 0, разрешая прохождение импульсов через элемент И 12. Очередной импульс переклю чает регистр 2 адреса для опроса следующего датчика, а триггер 17 устанавливается в исходное положение,Аналогично записывается код "0" вовсе ячейки памяти, где до этого былазаписана логическая 1 После окончания первого цикла опроса на выходепереполнения регистра 2 адреса появляется сигнал, который устанавливаеттриггер 3 в исходное положение, тем07 4Под действием ТИ 2 код сообщения переписывается в последний регистр 8 и на последнем его выходе появляется сигнал готовности. При этом на выходе последнего элемента И 9 формируется сигнал логической "1", который поступает на вход элемента И 9 предпоследнего регистра и вход элемента ИЛИ 10. В первом случае от сигнализируето занятости последнего регистра, а во втором - запрещает прохождение через элемент ИЛИ 10 тактовых импульсов (запрещает запись в последний регистр нового сообщения). После обработки этого, сообщения приходит сигнал квитирования (подтверждения чтения), который переключает триггер 18 в еди ничное положение. Первым ТИ 1 триггер 19 переводится в единичное положение. При этом сигналами с его выхода триггер 18 сбрасывается в исходное положение, а на выходе последнего элемента И 9 формируется сигнал логического "О". Данный сигнал имитирует, что последний регистр 8 свободен. Первым ТИ 2 код сообщения с последнего регистра 8 списывается, а в него записывается код с предпоследнего регистра. Второе сообщение, записанное в предпоследний регистр, формирует на выходе элемента И 9 предпоследнего регистра сигнал занятости, который запрещает запись нового сообщения в него и сигнализирует в предыдущий регистр о занятости двух последних регистров и т.д. Сообщение, записанное в первый регистр 8, формирует на выходе И 9 сигнал логической 1 который запрещает прохождение импульсов записи через элемент ИЛИ 10 и сигнализирует на вход элемента ИЛИНЕ 15 о занятости всех регистров блока буферной памяти. 3 12821самым подключая через элемент И 5 выход мультиплексора 4 к входу блока 6,а также снимая сигнал сброса с регистров 8 и триггера 19. Таким образомисключается передача ложной информации с устройства после подачи питания.ГВо втором и последующих циклахопроса код датчика, находящегося ваварийном состоянии (код логической"1"), не соответствует коду с выхода 10блока 6 (код логического "0"). Навыходе компаратора 13 появляется сигнал логической "1", который запрещаетпрохождение ТИ 1 через элемент И 12,а проходя через элемент НЕ 14, формирует на выходе элемента ИЛИ-НЕ 15сигнал логической "1" (на первом входе элемента ИЛИ-НЕ 15 сигнал логического "0" с выхода элемента И 9).Первый ТИ 1 переводит триггер 16 в 20единичное положение, а триггер 19 -в исходное,Сигнал логической " 1" с выходатриггера 16 поступает на последнийвход регистра 8 в качестве сигнала25разрешения записи, а также открываетэлементы И 7. Код адреса датчика,изменившего свое состояние, и коднаправления изменения этого состоянияподается на выходы регистра 8. Первый ТИ 2, поступая на входы элементовИЛИ 10, записывает по заднему фронтукод сообщения в первый регистр.Второй ТИ 1 переводит триггер 17в единичное положение. Сигналом логической "1" с выхода этого триггераосуществляется запись в память аварийного состояния датчика и сброс триггера 16 в нулевое состояние. На выходе компаратора формируется сигнал раз 40решения для прохождения ТИ 1 черезэлемент И 12. Второй ТИ 2 сдвигает кодсообщения из первого регистра 8 вовторой, а в первый записывает код1000 1. 45 Третий ТИ 1 переводит регистр 2 адреса в следующее положение для опроса следующего датчика и устанавливает триггер 17 в нулевое положение. Тре тий ТИ 2 сдвигает код сообщения из второго регистра 8 в следующий, а в первые два записываются коды "000". Выявление перехода других датчиков 55 из одного состояния в другое и запись сообщений об этих переходах в буферную память осуществляется аналогично описанному,После этого устройство останавливается и ждет до тех пор, пока последний регистр 8 не освободится отсообщения. Сигнал квитирования, по-ступающий с блока управления навходпоследнего элемента И 9, переводитего в нулевое состояние, в результате чего происходит сдвиг информации,записанной в регистрах 8, на однупозицию,В результате первый регистр 8освобождается и снимается сигнал переполнения блока буферной памятиФормула изобретения 10 Составитель В.файзрахмановО.Головач Техред Л.Сердюкова Корректор Л.Пилипенко Редактор1 Заказ 7267/47 Тираж 670 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытйй 113035, Москва, Ж Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4 5 12821Дальнейшая работа устройства происходит аналогично описанному.Таким образом, первый цикл работы устройства после включения питания отводится для обнуления блока оперативной памяти, т:е. для исключения передачи сбойной информации,Устройство для ввода инФормации, содержащее мультиплексор, регистр адреса, блок оперативной памяти, компаратор; блок коррекции, блок управления и блок буферной памяти, инфор мационные выходы которого являются, информационными выходамн устройства, информационные входы мультиплексора являются информационными входами устройства, информационные выходы 20 регистра адреса соединены с адресны- . ми входами мультиплексора, адреснымн входами блока оперативной памяти и информационными входами группы блока буферной памяти, выход готовности которого является управляющим выходом устройства, выход компаратора соединен с вторым входом блока коррекции, первый выход которого соединен с входом разрешения записи 30 блока буферной памяти, второй выход блока коррекции соединен с входом стробирования блока оперативной памяти, выход которого соединен с первым входом компаратора и вторым ин формационным входом блока буферной памяти, о т л и ч а ю щ е е с я 07 6тем, что, с целью повышения надежности устройства за счет исключения выдачи сбойной информации при включении питания, устройство содержит формирователь, триггер, два элемента И и генератор, первый выход которого соединен с вторым входом бло" ка управления, третьимвходом блока коррекции и первым входом второго элемента И, выход которого соединен с стробирующим входом регистра адреса, выход переполнения которого соединен с первым входом триггера, первый выход которого соединен с вторым входом первого элемента И, выход которого соединен с первым информационным входом блока буферной памяти, информационным входом блока оперативной.памяти и вторым входом компарато" ра, выход формирователя соединен с входом сброса регистра адреса и вторым входом триггера, второй выход которого соединен с входом адреса блока буферной памяти, и первым входом блока управления, выход которого соединен с входом подтверждения чтения блока буферной памяти, выход переполнения которого соединен с первым входом блока коррекции, второй вход которого объединен с вторым входом второго элемента И, выход мультиплексора соединен с первым входом первого элемента И, второй выход генератора соединен с входом синхронизации блока буферной памяти, третий вход блока управления являетСя входом квитирования устройства.