Устройство для автоматической проверки преобразователя угол код

ОПИСАНИЕ ИЗОБРЕТЕН Ия пц 447742 Союз Советских Социалистических Реслублик(51 л, 608 с 25 заявкиприсоединени Государственныи комите Совета Министров СССР до делам изобретениЯ(32) ПриоритетОпубликовано 25.10,74. Бюллетеп 3) УДК 681.325(088 открытий та опубликования описания 14,05.7(54) УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОЙ ПРОВЕРКИ ПРЕОБРАЗОВАТЕЛЯ УГОЛ - КО 2 Изобретение касается автоматики и вычислительной техники и предназначено для использования в устройствах при определении погрешности функционирования преобразователя угол в к.Известны устройства для автоматической проверки преобразователя угол в к, содержащие привод, сочлененный с испытуемым и эталонным преобразователями угол - код, выходы которых через преобразователи кодов соответственно соединены с дешифраторами нулевого кода, выход первого дешифратора нулевого кода соединен со входом триггера и с первыми входами группы схем И, ко вторым входам которых подключены входы второго дешифратора нулевого кода, выход триггера соединен с первым входом схемы И, ко второму входу которой через индикатор смены кода подключен выход первого преобразователя кодов, выходы группы схем И подключены к регистру, сумматор, выход которого соединен с блоком воспроизведения.Однако для этих устройств характерна невысокая точность измерения, определяемая погрешностью равномерного привода,Целью изобретения является повышение точности устройства в работе.Это достигается тем, что в него введены делитель частоты, дополнительные группы схем И и два элемента задержки. Эталонный преобразователь угол в к установлен с упреждением по углу поворота относительно испытуемого преобразователя угол в к, а вто рой преобразователь кодов выполнен с дополнительным старшим разрядом. Выход второго дешифратора кодов соединен со входом дополнительного старшего разряда второго преобразователя кодов, выходы которого со единены с первыми входами первой дополнительной группы схем И, первые входы второй дополнительной группы схем И соединены с выходами регистра, а первые входы третьей дополнительной группы схем И - 15 с выходом первого преобразователя кодов,выход схемы И через делитель частоты подключен ко вторым входам третьей дополнительной группы схем И и через элементы задержки - ко вторым входам других допол нительных групп схем И, выходы первойдополнительной группы схем И соединены с первыми входами сумматора, ко вторым входам которого подключены выходы других дополнительных групп схем И.25 На чертеже приведена функциональная схема устройства.Вал испытуемого преобразователя 1 угол -код жестко сочленен с валом эталонного преобразователя 2 угол - код и с приводом 3.30 Эталонный преобразователь 2 угол - код обладает более высокой точностью преобразования по сравнению с испытуемым преобразователем 1 угол - код, и его вал имеет небольшос упреждение ио углу по отношению к валу испытуемого преобразователя.К выходам преобразователей 1 и 2 соответственно подключены преобразователи кодов 4 и 5, причем во втором преобразователе кодов 5 содержится дополнительный старший разряд 6. К выходам преобразователя кодов 4 подключен первый дешифратор 7 нулевого кода, а выходы второго преобразователя 5 кодов соединены со вторым дешифратором 8 пулевого кода, выход которого подключен к входу дополнительного старшего разряда 6, а также - с первыми входами группы схем И 9 и первых дополнительных групп схем И 10, Выходы первого преобразователя 4 кодов подключены к индикатору 11 смены кода, выход которого соединен со вторым входом схемы И 12. Первый вход схемы И 12 подключен к первому выходу триггера 13, счетный вход которого подключен к выходу первого дешифратора 7 нулевого кода, также соединенному со вторым входом группы схем И 9, выходы которых подключены к регистру 14,Выход схемы И 12 подключен к делитегцо частоты 15, соединенному, во-первых, через элемент задержки 16 со вторым входом второй дополнительной группы схем И 17, первые входы оторых подключены к выходам регистра 14, а выходы - ко вторым входам сумматора 18, во-вторых, через элемент задержки 19 - со вторыми входами первых дополнительных групп схем И 10, выходы которых подключены к первым входам сумматора 18 и, в третьих, - со вторыми входами третьих дополнительных групп схем И 20. Первые входы последних подключены к выходам первого преобразователя кодов 4, а выходы - также к вторым входам сумматора 18. Выходы сумматора 18 соединены с блоком 21 воспроизведения.Жестко связанные преобразователи 1 и 2 медленно вращаются от привода 3. Когда на выходе первого дешифратора нулевого кода 7 появляется сигнал, что соответствует нулевому коду испыту емого преобразователя угол - код 1, двоичный код с выхода второго преобразователя кодов 5 через открывшиеся схемы И 9 параллельно записывается в регистре 14 и хранится в нем в течение испытаний, периодически переписываясь при срабатывании схем И 17 в сумматор 18,Индикатор смены кода 11 срабатывает всякий раз, формируя выходной сигнал, когда происходит смена кода в испытуемом преобразователе угол - код 1. Поскольку при срабатывании дешифратора нулевого кода 7 триггер 13 занимает такое положение, которое обеспечивает подачу высокого потенциала на схему И 12, при появлении каждого импульса на другом входе схемы И 12 записывается 1 в делитель частоты 15, реализо 5 10 15 20 25 30 35 40 45 Нетрудно убедиться, что код упреждения, записываемый в регистр 14, может быть любым и зависит от конкретного в каждом ис. пытании упреждения эталонного преобразователя угол - код относительно испытуемого. Он должен быть по возможности меньшим и определяется тем диапазоном угла, в кото. рый можно без труда с гарантией выставить нулевое положение любого из двух преобразователей угол - код в процессе их установки, Предлагаемое устройство целесообразно использовать при испытаниях высокоточных преобразователей угол - код, стыковка которых в заданной угловой координате сопряжена с определенными трудностями. Принятый в устройстве вариант бесподстроеч ной стыковки существенно упрощает испытания, которые зачастую нужно провести в течение ограниченного времени. 50 55 60 65 ванный иа счетном принщшс, Число, па котйрое делит делитель частоты 15, может быть любым, в том числе и едшшцеи, и определяется той дискретностью, которая выбрана при контроле конкретного преобразователя угол - код.Делитсль 15 частоты необходим при испытаниях высокоразрядиых преобразователей угол - код, когда значительную трудность вызывает обработка результатов измерения большого числа точек. Этот делитель позволяет значительно ускорить процесс измерений, поскольку время испытаний регламентировано быстродействием блока воспроизведения.При появлении сигнала па выходе делителя частоты 15 срабатывают схемы 1 Л 20, что обеспечивает параллельную запись двоичного кода преобразователя кодов 4 в сумматор 18. Через некоторое время, определяемое элементом задержки 19 и необходимое для восприятия кода с выходов схем И 20 в сумматоре 18, срабатывают схемы И 10, в результате чего в сумматор 18 записывается код, соответствующий эталонному преобразователю угол - код 2. Выдержка времени задержки элемента задержки 19 должна быть такой, чтобы не появилась недопустимо большая динамическая ошибка за счет непрерывного вращения преобразователей угол - код 1 и 2. С некоторой выдержкой времени, определяемой элементом задержки 16 посредством схем И 17 осуществляется параллельная запись кода регистра 14 в сумматор 18. Таким образом в последнем формируется код, равный разности кода эталонного преобразователя угол - код и суммы кода испытуемого преобразователя угол - код и кода, соответствующего выбранному упреждению эталонного преобразователя угол - код относительно испытуемого. Результирующий код сумматора 18 является искомой погрешностью испытуемого преобразователя угол - код 1 и представляется в блоке воспроизведения в удобной форме.Результаты измерений воспроизводятся всякий раз при появлении сигнала на выходе индикатора 11 смены кода через время, необходимое па срабатывание элементов 16, 17, 19, 10, 20, 18,Отличие в работе схемы наступает в момент сраоятывания дешпфрятора 8 нулевого кода, после чего код эталонного преобразователя угол в к 2 возрастает, начиная с нулевого кода. Поэтому в этот момент с выхода дешифратора 8 записывается 1 в старший разряд 6 преобразователя кодов 5, осуществляя тем самым празильнос продолжение нарастания кода в схеме 5. Далсе устройство функционирует аналогичным образом, пока не сработаст второй раз дешифратор 7 нулевого кода, что приводит к перебрасыванию триггера 13 в другое положение и, следовательно, к закрытшо схемы И 12. На этом работа устройства заканчивается.Предмет изобретенияУстройство для автоматичсской проверки преобразователя угол - код, содержащее привод, сочлененный с испытуемым и эталонным преобразователями угол - код, выходы которых через преобразователи кодов соответственно соединены с дешифраторами нулевого кода, выходы первого дешифратора нулевого кода соединены со входом триггера и с первыми входами группы схем И, ко вторым входам которых подключены входы второго дешифратора нулевого кода, выход триггера соединен с первым входом второй схемы И, ко второму входу которой через индикатор смены кода подключен выход первого преобразователя кодов, выходы группы схемы И подключены к регистру, сумматор, выход которого соединен с блоком воспроизведения, отличающееся тем, что, с целью повышения точности в работе, в него введены делитель частоты, дополнительные группы схс мы И и два элемента задержки, эталонныйпреобразователь угол в к установлен с упреждением по углу поворота относительно испытуемого преобразователя угол в к, а второй преобразователь кодов выполнен с допол нительным старшим разрядом, причем выходвторого дешифратора кодов соединен со входом дополнительного старшего разряда второго преобразователя кодов, выходы которого соединены с первыми входами первой до полнительной группы схем И, первые входы второй дополнительной группы схем И соединены с выходами регистра, а первые вхсды третьей дополнительной группы схем И - с выходами первого преобразователя 25 кодов, выход схемы И через делитель частоты подключен ко вторым входам третьей дополнительной группы схем И и через элементы задержки - ко вторым входам других дополнительных групп схем И, выходы пер вой дополнительной группы схем И соединены с первыми входами сумматора, ко вторым входам которого подключены выходы других дополнительных групп схем И,447742 Составитель И. Назаркина Текред М. Семенов Редактор Е. Кравцова Корректоры: Л. Котоваи 3. Тарасова Подписное Типография, пр. Сапунова, 2 Заказ 959/17 Изд Мо 475 Тираж 624 ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж 35, Раушская наб., д. 4/5