Устройство для управления реверсивным -фазным шаговым электродвигателем

) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ РЕВЕРСИВНЬв-ФАЗНЫМ ШАГОВЫМ ЭЛЕКТРОДВИГАТЕЛЕМИзобретение относится к электротехнике, в частности к автоматике и вы- числительной технике, и предназначено для многорежимного электрического , числового программного управления щ-фазным реверсивным шаговым электродвигателем в системах управления с использованием шагового электропривода.Известно устройство для управле 1 ния реверсивным шаговым двигателем, содержащее щ-разрядный кольцевой счетчик, тактовые шины прямого и обратного движения, щкомандные шины коммутации, щ счетных с двумя установочными входами триггера, 2 щ двухвходовых первых элементов ИЛИ, выходы которых попарно подключены к установочным входам каждого тригге" ра, 4 пт элемента И, каждый на щ входов, выходы которых подключены попарно к входам первых двухвходовых элементов ИЛИ, и 2 щ(щ) вторых двухвходовых элементов ИЛИ, выходы которых и тактовые шины прямого и обратного движения подключены на соответствующие входы щ-входовых элементов И, а входы вторых элементов ИЛИ подключены к соответствующим командным шинам выбора алгоритма коммутации и к выходам (прямому и обратному) указанных триггеров Ц 1.Недостатком изветного устройства является то, что при смене алгоритма коммутации необходимо устанавливать триггеры в одно из исходных состояний. Это приводит к отработке шаговым электродвигателем "ложной" команды и к потере информации о положении исполнительного органа.Наиболее близким к предлагаемому по технической сущности является устройство для управления реверсивным щ-фазным шаговым электродвигателем, содержащее тактовую потенциальную шину и шины для управления прямым и обратным движением, подключенные через блок переключений к тактовым вхо39172дам двоичного реверсивного счетчика,выходы разрядов которого связаны ссоответствующими входами дешифратора, выходы которого через е многовходовых логических элементов ИЛИподключены к управляющим входамусилителей мощности, и два логическихэлемента И-НЕ, к первым входам которых подключены шины поочереднойи парнойкоммутаций 23. 30Недостатками известного устройства являются ограниченные функциональные возможности в части формирования различных алгоритмов коммутаций и его сложность, вызванная необходимостью введения большого коли.чества логических элементов,Цель изобретения - расширение функциональных возможностей за счет реализации алгоритма несимметричной коммутации и упрощение устройства,Поставленная цель достигается тем,что в устройстве для управления реверсивным п 1-фазным шаговым электродвигателем, содержащем тактовую по 25тенциальную шину и шины для управления прямым и обратным движением, подключенные через блок переключенив ктактовым входам двоичного реверсивного счетчика, выходы разрядов котоОЗОрого связаны с соответствующими входами дещифратора, выходы которогочерез й многовходовых логических элементов ИЛИ подключены к управляющимвходам усилителей мощности, и двалогических элемента И-НЕ, к первымвходам которых подключены шины поочередной и парной коммутаций, двоичный реверсивный счетчик выполнен свозможностью записи числа 2 щ, выходф нулевого разряда счетчика подключенк соответствующему входу дешифраторачерез последовательно соединенныелогические элементы И-НЕ, выходы остальных разрядовчерез дополнительновведенный логический элемент И и блок 45переключений - к собственному входуустановки в нулевое состояние, а выход отрицательного переполненияк собственному входу записи черезболок переключений, каждый логический Оэлемент ИЛИ выполнен трехвходовым,причем второй вход и-го логическогоэлемента ИЛИ (и = 1,2,3ш) подключен к 2(п)-му выходу дешифрато-ра, .а третий вход и-го логичесКогоэлемента ИЛИ и первый вход (и+1)-гологического элемента ИЛИ подключенк (2 п) -му выходу дешифратора. 95На фиг., 1 дана функциональная схе-, ма устройства для управления реверсивным шаговым й-фазным электродвигателем; на Фиг. 2 - временные диаграммы работы счетчика при прямом счете (В - ."1", Н "0"); на фиг. 3 - то же, при обратном счете (В ффОф, Н )111)Устройство для управления реверсивным щ"фазным шаговым электродвигателем (фиг. 1) содержит потенциальные шины Т тактов прямого В и обратного Н движения, подключенные через блок 1, переключений к тактовым входам (+1 и -1) двоичного реверсивного счетчика 2, выполненного с возможностью записи числа 2 ш. Выходы 2 , 2 и 2 разрядов реверсивного счетчика 2Ъсвязаны с соответствующими входами дешифратора 3 непосредственно, а выход 2 нулевого разряда связан с соответствующим входом дешифратора 3 через два последовательно соединеннье логические элементы И-НЕ 4 и 5, к первым входам которых подключены шины алгоритмов поочередной У 1 и парной У 2 коммутаций, Дополнительно выходы 2 ф, 2, 2, разрядов реверсивного счетчика 2 подключены к собственному входу В установки в нулевое состояние через логический элемент . И 6 и блок 1 переключений, а выход0 подключен через блок 1 переклю" чений к собственному входу С записи информации, поступающей по входам 01, Р 2, 01 и 08. Десятичные выходы дешифратора 3 подключены к управляющим входам 1,2(в -1), усилителей мощности через в трехвходовые логические элементы ИЛИ (7,8 9,10), причем второй вход и -го логического элемента ИЛИ (п=1,2,3а) подключен к 2(и -1) -му десятичному выходу дешифратора 3, а третий вход и-го логического элемента ИЛИ и первый вход и+1-го логического элемента ИЛИ подключены к 2 и -1-му десятичному выходу дешифратора 3.По другому варианту логические элементы ИЛИ могут быть выполнены пятивходовыми, причем четвертый вход и-го логического элемента ИЛИ и второй вход и+1-го логического элемента ИЛИ подключены к 2(и -1)-му десятичному выходу дешифратора 3, а первый вход и-го логического элемента ИЛИ, третий вход и-го .логического элемента ИЛИ и пятый вход и+1-го ло-. гического элемента ИЛИ подключены к5 9122(п -1) -му десятичному выходу дешифратора 3. Этот вариант не приведен.Блок 1 переключений может быть выполнен на базе четырех двухвходовыхлогических элементов И (11-14). 5Шина Т тактов подключена к второмуи первому входам логических элементовИ 12, 13, шина В прямого движенияподключена к второму и первому входам логических элементов И 13, 14, а 10шина Н обратного движения - к второ"му и к первому входам логических элементов И 11, 12. Входы +1, -1, К и Сдвоичного реверсивного счетчика 2подключены соответственно к выходам 15логических элементов И 13, 12,11 блока 1 переключений. На информа"ционные входы О 1, 02, 04 и 08 счет-чика 2 постоянно подключены логичес- .кие "0" и "1" в соответствии с двоич вным кодом числа 2 а. Выход а 0 ука.занного счетцика 2. подключен к первому входу логического элемента 11блока 1 переключений. На входы логического элемента И подключены логические н 1" разрядных выходов 2",22 и (или) 2 реверсивного счетчика2 в соответствии с двоичным кодомчисла 2 в, а выход логического элемента И 6 подклюцен к второму входу 50логическогоэлемента И 14 блока 1переключений.На входы +1 и -1 двоичного реверсивного счетчика 2 подают тактовыеимпульсы: на +1 - при прямом счете 35на -1 - при обратном. Вход В служит для установки счетчика в нулевоесостояние, вход С - для предварительной записи в счетчик информации, поступающей по входам 01, 02, 04 и 08 4 аПотенциалы на выходах 2, 2 , 2 , 2соответствуют записанному в счетчикев даннь 1 й момент числу в двоичном коде. На выходе й 0 двоичного ревер"сивного счетчика 2 импульс появляется одновременно с поступлением импульса на вход -1 при переходе счетчика из состояния "0" в состояние 2 в.Устройство работает следующим образом 50Тактовые импульсы поступают по шине Т тактов постоянно, При подаче потенциального сигнала (логической "1")на шину В прямого движения тактовыеимпульсы через логический элемент 55И 13 блока 1 переключений поступаютна тактовый вход +1 прямого счетадвоичного реверсивного счетчика 2 9 Б 6(при этом Н = "0"). Указанный счетчик 2 считает от "0" до 2 а -1. При поступлении 2 а -импульса на входах логического элемента И 6 будут логические "1". С выхода логического элемента И 6 через логический элементИ 14 сигнал поступает на вход В двоичного реверсивного счетчика 2 и переводит его в нулевое состояние (фиг.2).Таким образом, при подаче на шину Влогической "1" на выходе указанногосчетчика 2 образуется четырехканальная прямая последовательность импульсов 0,1,2,2 щ, 2 е,0,1,2,в двоичном коде, прицем импульс установки двоичного реверсивного счетчика 2 в нулевое состояние поступаетна вход К через логические элементыИ 6, 14.При подаче потенциального сигнала(логической "1") на шину Н обратногодвижения тактовые импульсы через логический элемент И 12 блока 1 пере"ключений поступает на тактовый вход-1 обратного счета двоичного реверсивного счетчика 2 (при этом В = "0").Реверсивный счетчик 2 считает от2 адо "0". При поступлении Ъп-импульса с выходаО.указанного счетчика 2 образующийся при этом импульсцерез логический элемент И 11 поступает на вход С сцетцика и производитзапись в двоичный реверсивный сцетФчик 2 цисла 2 щ, двоичный код ко"торого постоянно подан на информационных входах 01, 02, 04 и 08 указанного сцетцика 2 (фиг. 3), Такимобразом, при подаче на шину Н обратного движения логической "1" на выходе указанного счетчика 2 образуется четырехканальная обратная последовательность импульсов 2 в, 2 щ,2,1,0,2 е, 2 в, в двоичном коде, причем импульс установкидвоичного реверсивного счетчика 2в состояние 2 впоступает на вход С .с выхода 1 0 через логический элемент И 11.Образованная четырехканальная прямая или обратная последовательностиимпульсов в двоичном коде с выходовдвоичного реверсивного счетчика 2поступает на соответствующие входыдешифратора 3, причем импульсы нуле"вого разряда - через логические эле,менты И-НЕ 4 и 5,При подаче на шину У 1 алгоритмапоочередной коммутации логическойн 1", а на шину У 2 алгоритма парной коммутации логического "0" с выхода логического элемента И-НЕ 4 на нуле. вой разрядный вход 2 дешифратора 3 постоянно подан логический "О". В этом случае на входы дешифратора 3 поступает четырехканальная прямая или обратная последовательности четных импульсов двоичного кода, а с выходов дешифратора 3 на входы трехвходо" о вых логических элементов ИЛИ 7-10 поступает последовательность импульсов, соответствующая четным числам 0,2,4,2 а, 2 а,0,2,4 - прямая, или 2 а, 2 а,4,2,0, 2 а, 15 2 а, " обратная, в зависимости от потенциалов на шинах прямого В и обратного Н движения.При поступлении на входы трехвходовых логических. элементов ИЛИ 7-10 20 последовательности импульсов, соответствующей четным числам, на их выходах формируется временная а-.канальная последовательность импульсов, соответствующая. алгоритму г 5 а-тактной симметричной поочередной коммутации обмоток управления шагового электродвигателя: (1) -(2) -(3)- (а) -(а) -(1) - - прямого движения, или (1) -(гп) -(гп -1) -(3) -(2) " 30 -(1) - " обратного движения в засисимости от потенциалов на шинах прямого В и обратного Н движении. : При подаче на шину У 1 алгоритма поччередной коммутации логического "0" с логического выхода элемента И-НЕ 4 на нулевой разрядный вход 2 дешифратора 3 постоянно подан сигнал логической "1". В этом случае на входы дешифратора 3 поступает четырехканальная прямая или обратная последовательность нечетных импульсов двоичного кода,а с выходов дешифратора 3 на входы трехвходовых логических элементов ИЛИ 7-10 поступает последовательность импульсов, соответствующая нечетным числам 1,3,2 п 1-3, 2 а, 1,3, . - прямая, или 2 аь 2 а, , 3,1 ь 2 а, 2 аю.обратная,в зависимости от потенциалов на шинах прямого В и обратного Н движений.При поступлении на входы трехвходовых логических элементов ИЛИ 7-10 последовательности импульсов, соответствующей нечетным числам, на их выходах формируется временная а канальная последовательность импульсов, соответствующая алгоритмуа-тактной симметричной парной коммутации обмоток управления шаговогоэлектродвигателя (12)(23)-(а"1;а)(а -1) -(12) - " прямого движения,или (12) -(1) -(а,а -2) - -(32) -(21)- - обратного движения в зависимости от. потенциалов на шинах прямого В и обратного Н движения.При подаче на шины У 1 и У 2 алгоритмов поочередной и парной коммутаций логических "1" с выхода логического элемента И 4 на нулевой. разрядный вход 2дешифратора 3 поступают тактовые импульсы с выхода 2двоичного реверсивного счетчика 2.В этом случае на входы дешифратора 3поступает четырехканальная прямаяили обратная последовательность импульсов двоичного кода (четных и нечетных), а с выхода дешифратора 3на входы трехвходовых логических элементов ИЛИ 7-10 поступает последовательность импульсов, соответствующая числам натурального ряда 0,1,2,3, , 2 п 1-2, 2 а,.0,1,2,3,прямая, или 2 а, 2 а3,2,1,0,2 а, 2 а, - обратная, в зависимости от потенциалов на шинах прямого В и обратного Н движения.При поступлении на входы трехвходовых логических элементов ИЛИ 7-10последовательности импульсов, соответствующей чйслам натурального ряда,на их выходах формируется временнаяа.-канальная последовательность импульсов, соответствующая алгоритму2 а-тактной несимметричной коммутацииобмоток управления шагового электродвигателя (1) -(12).-(2) -(23) -(3) -(а -1 ) -(а -1, гп) -(а) -(а -1 ) -(1) -прямого движения, или (1) -(1 а) -(а)-(п 1,а -1) -(а -1) - -(3) -(32) -(2) -(21)-(1) - - обратного движения в зависимости от потенциалов на шинахпрямого В и обратного Н движения.При выполнении логических элементов ИЛИ пятивходовыми на их выходах соответственно формируются временные а-канальные последовательности, импульсов, соответствующие алгоритмам а-тактной симметричной парной коммутации (12) -(23) -(34) -, а -тактной симметричной "тройной"коммутации (123) -(234) -(345) -и 2 а-тактной несимметричной коммутации (12) -(123)- -(23) -.(234) -(34) - обмоток управления а-фазного шагового электродви9 9172 гателя,в прямом или обратном движе= нии в зависимости от потенциалов на шинах прямого В и Н обратного движения.При подаче на шины прямого В и обратного Н движения потенциальных сигналов логических "0" тактовые импуль сы с выхода блока 1 переключений не поступают на вход двоичного реверсивного счетчика 2 (фиг, 1), В этом слу о чае указанный счетчик 2 запоминает ранее записанную в него информацию. При подаче на.шину прямого В или обратного Н движения потенциального сигнала логической "1" тактовые им пульсы с выхода блока 1 переключений поступают на тактовый вход +1 прямого счета или на тактовый вход -1 об ратного счета указанного счетчика 2 соответственно, При этом записанная 20 ранее в двоичном реверсивном счетчике 2 информация соответственно увеличится или уменьшится. Таким образом, при переключениях направления движения сохраняется ранее отработан ная команда.Таким образом, предлагаемое изобретение обеспечивает многорежимноеуправление реверсивным шаговым электродвигателем с любым числом фаз и Зо реализует гамму алгоритмов управления: симметричных поодиночного, парного, тройного и ряда несиммет. ричных. При осуществлении реверсане возникает "ложной" команды, т.е. реверс осуществляется без потери инфермации о положении исполнительного органа в разомкнутой системе управления шаговым приводом.формула изобретенияУстройство для управления реверсивным в-фазным шаговым электродвига телем, содержащее тактовую потенциальную шину и шины для управления прямым и обратным движением, подключенные через блок переключений к так товым входам двоичного реверсивного счетчика, выходы разрядов которого связаны с соответствующими входами дешифратора, выходы которого через в многовходовых логических элементов ИЛИ подключены к управляющим входам усилителей мощности, и два логических элемента И-НЕ, к первым входам которых подключены .шины поочередной и парной коммутаций, о т л и ч а ющ е е с я тем, что, с целью расширения. функциональных возможностей за счет реализации алгоритма несиммет- ричной коммутации и упрощения устрой" ства, двоичный реверсивный счетчик выполнен с возможностью записи числа 2 в, выход нулевого разряда счетчика подключен к соответствующему входу дешифратора через последовательно соединенные логические элементы И-НЕ, выходы остальных разрядов через дополнительно введенный логический элемент И и блок переключений - к собственному входу установки в нулевое состояние, а выход отрицательного переполнения - к собственному входу записи через блок переключений, каждый логический элемент ИЛИ выполнен трехвходовым, причем второй вход и-го логического элемента ИЛИ (п=1,2,3 в) подключен к 2(п -1)-му выходу дешифратора, а третий вход и-го логического элемента ИЛИ и первый вход (и+1)-го логического элемента ИЛИ подключены к (2 п -1)-му входу дешифратора.Источники информации,принятые во внимание при экспертизе1. Арутюнян В.Ш, Многорежимныйуниверсальный коммутатор фаз дляв-Фазного реверсивного шагового двигателя. - "Электротехника", 197:,Мф 7, с. 21-26.2. Смирнов Ю,С. 0 построении многорежимных устройств управления шаго"вым электродвигателем, Сборник.