Многопороговый логический элемент

12 д 1 Н 03 К 19/ ПИСАНИЕ ИЗОБРЕТЕНИ ВТОР СНО ИДЕТЕЛЬСТВ ии инстит льство СССР 2, 1980. ОГИЧЕСКИ 11 27, о т л ис целью 54) (57) МНОГОПОРОГОВЬВ 1ЛЕМЕНТ по авт.св. М 936а ю щ и й с я тем, чт ГОСУДАРСТВЕННЫЙ НОМИТЕТ С ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКР(56) 1. Авторское свидет11 936427, кл. Н 03 К 19/ расширения функциональных возможностей путем исключения прохождения тактирующих импульсов на выходную клемму, в него дополнительно введен инвертор, вход которого подключен к выходу линейного сумматора, выход соединен с третьим входом логическогоэлемента И и с клеммой признакаокончания ре изации переключательной функции, ретий вход логическогоэлемента ИЕ соединен с клеммойсигнала начала реализации переключательной функции.11125Изобретение относится к автомати-, ке и вычислительной технике, в частности к элементам пороговой логикиПо основному авт.св. Р 93 б 427 известен многопороговый логический элемент, содержащий линейный сумматор, состоящий из входных диодов и резисторной матрицы, подключенной через разделительные диоды к первому входу логического элемента И-НЕ, 10 который образует дискриминатор, и резисторы, определяющие пороги срабатывания, В элемент введены суммирующий счетчик, соединенный с дешифратором, и логический элемент И, выход которого соединен с выходной клеммой многопорогового логического элемента, первый вход элемента И соединен с выходом логического элемента И-НЕ и со счетным входом суммирующего счетчика, второй вход подключен к выходу младшего разряда суммирующего счетчика, выходы дешифратора через резисторы, определяющие пороги срабатывания, подключены к первому входу логического элемента И-НЕ, второй вход которого соединен с клеммой тактирующих импульсов Ц .Недостатком известного многопорогового логического элемента является то, что тактирующие импульсы поступают на выходную клемму многопорогоного логического элемента в моменты времени, когда на выходе младшего разряда суммирующего счетчика присут 35 ствует сигнал логической единицы. Кроме того, подобный элемент может быть использован только в синхронных схемах, в которых при наличии последовательно соединенных многопороговых40 логических элементов каждый последующий многопороговый логический элемент должен начинать свою работу лишь после того, как в предыдущем многопороговом логическом элементе с наибольшим числом порогов срабаты 45 вания на клемму тактирующих импульсов поступает М импульсов, где М - число порогов срабатывания элемента. Это сужает функциональные возможности, исключает возможность применения подобного многопорогового логического элемента в схемах, где к его выходу должны подключаться другие логические устройства, содержащие элементы памяти, а также в асинхронных схемах 55 цифровых устрбйств.Цель. изобретения - расширение функциональных возможностей путем исключения прохождения тактирующих импульсов на выходную клемму, т,е, обеспечение возможности использования многопорогового логического элемента в асинхронных схемах, а также в схемах, где к его выходу подключаются другие логические устройства, содержащие элементы памяти.Поставленная цель достигается тем, что в многопороговый логический элемент, содержащий линейный сумматор, состоящий из входных диодов, резисторной матрицы и разделительных диодов, выход линейного сумматора подключен к первому входу логического элемента И-НЕ, образующего дискриминатор, весовые резисторы, счетчик, дешифратор и элемент И, выход которого соединен с выходной клеммой многопорогового логического элемента, первый вход элемента И соединен с выходом логического элемента И-НЕ и со счетным входом суммирующего счетчика, второй вход подключен к выходу младшего разряда суммирующего счетчика, выходы дешифратора через весовые резисторы подключены к первому входу логического элемента И-НЕ, второй вход которого соединен с клеммой тактирующих импульсов, выходы суммирующего счетчика соединены с соответствующими входами дешифратора, дополнительно введен инвертор, вход которого подключен к выходу линейного сумматора, выход соединен с.третьим входом логического элемента И и с клеммой признака окончания реализации переключательной функции, третий вход логического элемента И-НЕ соединен с клеммой сигнала начала реализации переключательной функции.На чертеже приведена структурная схема многопорогового логического элемента.Многопороговый логический элемент содержит линейный сумматор 1, состоящий из входных диодов 2, разделительных диодов 3 и весовых резисторов 4, образующих резистивную матрицу, дискриминатор на логическом элементе И-НЕ 5, весовые резисторы 6, определяющие порог срабатывания дискримина" тора, суммирующий счетчик 7, дешифратор 8 и трехвходовой логическии элемент И 9, Каждая пара диодов 2 и 3 линейного суь",атора в точках, объеди- няющих их аноды через резисторы 4, определяющие вес входов., подключена3 1112к положительному полюсу источника 10питания, Катоды диодов 3 объединеныи подсоединены к первому входу логического элемента И-НЕ 5 и через резисторы 6 - к выходам дешифратора 8.Входы дешифратора 8 соединены свыходами суммирующего счетчика 7,младший разряд которого соединенеще с одним входом логического элемен.та И 9. Второй вход элемента И 9 сое динен с выходом логического элементаИ-НЕ 5 и со счетным входом суммирующего счетчика 7. Выход элемента И 9подключен к выходной клемме 11 многопорогового логического элемента.Второй вход логического элементаИ-НЕ 5 соединен с клеммой 12 тактирующих импульсов. На входные клеммы13 линейного сумматора 1 поступаютвходные переменные многопороговогологического элемента. Входы 14 являются информационными входами суммирующего счетчика 7. Вход 15 являетсявходом предварительной записи информации в двоичный счетчик. Входинвертора 16 подключен к выходу линейного сумматора 1, выход - к третьему входу логического элемента И 9и к клемме 17 сигнала окончания реализации переключательной функции.Третий вход элемента И-НЕ 5 подключенк клемме 18 сигнала начала реализации переключательной функции. Источник питания не показан,Многопороговый логический элемент35работает следующим образом.Перед подачей входных сигналовв клеммы 13 линейного сумматора 1,в суммирующий счетчик 7 производитсязапись информации путем подачи колав клеммы 14 и импульса записи навход 15. Лвоичный код, записываемыйв суммирующий счетчик 7, определяетколичество порогов у многопороговогологического элемента. Положим, чтов счетчик 7 записан код 00О. Это45значит, что число порогов многопорогового логического элемента равночислу резисторов Ь. Двоичный код навыходе суммирующего счетчика 7 опревыделяет какой из резисторов 6 подклю 50чен через соответствующий выходдешифратора 8 к отрицательному полюсу источника питания. Двоичный код000 на выходах дешифратора 8 обуславливает подключение к отрицательно му полюсу источника питания резистора 6, определяющего порог срабатывания Т . Код 0001 вызывает подклю 564 4чение резистора 6, соответствующегопорогу срабатывания Т(ТсТ). Послезанесения информации в суммирующийсчетчик 7 в клеммы 13 поступают входные сигналы, которые в произвольныхкомбинациях запирают диоды 2. Сигналы,поступающие в клеммы 13, в общемслучае, могут сниматься с выходов подобных многопороговых логических элементов и приходить в различные моменты времени, в зависимости от моментаокончания реализации переключательной функции соответствующим элементом.Сигналы признаков окончания реализации переключательных функций многопороговыми логическими элементами,связанными с рассматриваемым элементом, поступают в клемму 18. Как только во всех многопороговых логическихэлементах, связанных с рассматриваемым элементом, переключательная функция реализована, то на клемме 18,связанной с входом элемента. И-НЕ 5,появляется сигнал логической единицы.Если на клеммах 13 линейного сумматора 1 присутствует комбинация входных переменных, для которой Х Х,ЫсС,)то ток от. пололлтельного полюса источника 1 О питания через резисторы4 и соответствующие входному кодуоткрытые диоды 3 переключается вцепь резистора 6, соответствующегопорогу Т 1, вызывая на нем падениенапряжения, недостаточное для сраба"тывания дискриминатора на логическомэлементе И-НЕ 5. Тактовь 1 е импульсы,подаваемые в клемму 12, в этом случае не проходят на счетный вход суммирующего счетчика 7, состояние которого остается исходным 000. Поскольку на выходе младшего разрядЬсуммирующего счетчика 7 присутствуетуровень логического нуля,то и наклемме 11 многопорогового логического элемента также присутствует уровень логического нуля. На клемме 17сигнала окончания реализации переключательной функции присутствуетсигнал логической единицы, так какна входе инвертора 16 - низкий уровень напряжения,Пусть теперь на клеммы 13 линейного сумматора 1 подана комбинациявходных переменных, для которойТ .Е х 63; с Т 2, В этом случае ток(=1от положительного полюса источника10 питания через резисторы 4 и открьвОднако тактовые импульсы, подаваемые в клемму 12, проходят на выход элемента 5 и поступают на счетный вход15 суммирующего счетчика 7. При этом состояние суммирующего счетчика 7 изменяется с 000 на 0001, вызывая, тем самым, изменение порога срабатывания дискриминатора за счет20 подключения к отрицательному полюсу источника питания резистора 6, определяющего порог срабатывания Т. По 2 скольку для поступившей на клемму 13и25 комбинации входных сигналов",.Х,И сГ,2то потенциала от протекания тока через резистор 6, соответствующий порогу Т 2, становится недостаточно для срабатывания дискриминатора на логическом элементе И-НЕ 5 и инвертора 16. Следовательно поступление тактирующих импульсов на вход суммирующего счетчика 7 прекращается, на клемме 17 сигнала окончания реализа- З 5 ции логической функции появляется уровень напряжения логической единицы, На клемме 11 многопорогового логического элемента, в этом случае,40 формируется уровень напряжения логической единицы, так как на выходе младшего разряда счетчика 7, выходе элемента И-НЕ 5 и инверторе 16 присутствуют уровни напряжения логической единицы.45 Аналогичным образом происходит работа многопорогового логического элемента и при других комбинациях сигналов на клеммах 13 линейного сумматора 1. При этом тактирующие сигналы проходят на счетный вход суммирующего счетчика 7 до тех пор,опока величина 2 Х Ы; превосходит или равна порогу срабатывания, определяемому кодом, находящимся на сум 50 55,тые диоды 3 переключается в цепь резисторов 6, соответствующего порогу Т, вызывая на нем падение напряжения, достаточное для срабатывания дискриминатора на логическом элемен те И-НЕ 5. На выходе инвертора 16 в этом случае присутствует уровень напряжения логического нуля, запрещающий прохождение тактовых импульсов на клемму 11 многопорогового логиО ческого элемента через элемент И 9. мирующем счетчике 7, И на выходе инвертора 16, в этих случаях, присутствует уровень напряжения логического нуля, запрещающий прохождение тактовых импульсов на выходную клемму 11 многопорогового логического элемента. На клемме 17 сигнала окончания реализации переключательной функции присутствует сигнал логичесо кого нуля. Как только величина Е Х ил1= становится меньше порога срабатывания, то уровень напряжения на связанных с линейным сигналом 1" входах элемента И-НЕ 5 и инвертора 16 становится недостаточным для их срабатывания, На выходах элемента И-НЕ 5 инвертора 16 и клемме,17 устанавливаются уровни напряжения логической единицы.Если величина . к Ы, больше 1.четного порога и меньше нечетного, то после прекращения поступления тактирующих импульсов на счетный вход суммирующего счетчика 7, младший разряд последнего устанавливается в нулевое состояние. При этом на выходе многопорогового логического элемента формируется уровень логического нуля.Если величина Е у; ц , поступившая1на входы линейного сумматора 1, боль,ше нечетного порога, но меньше четного, то после остановки суммирующего счетчика 7 в его младшем разряде находится единица, которая и определяет единичное значение функции на выходе многопорогового логического элемента.Если перед поступлением входных сигналов на суммирующем счетчике 7 установлен код, отличный от кода 00..О, то многопороговый логический элемент реализует другую переключательную функцию. При этом наименьший порог срабатывания дискриминатора определяется начальным кодом, установленным на счетчике 7.Укаэанные изменения в структуре многопорогового логического элемента позволяют расширить его функциональные возможности за счет обеспеченияЗаказ 6468/44Тираж 861 Подписное ВНИИЛИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5филиал 11 ПП "Патент"г. Ужгород, ул. Проектная, 4 воэможности его применения в асинхронных схемах, а также в схемах, гдек выходу многопорогового логического элемента должны подключаться другиелогические устройства, содержащиеэлементы памяти.