Многопороговый логический элемент

Союз СоветскихСоциалистическихреспублик Оп ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1 ц 936427(22) Заявлено 23,10,80 (2 ) 2995491/18-21с присоединением заявки РЙ(51)М. Кд. Н 03 К 19/02 ооударстеенный комитет СССР по делам изаоретений и открытий(7) Заявител нический институт 54 МНОГОПОРОГОВ ГИЧЕСКИИ ПЛЕМЕН ат оэв одн4Изобретение относится к автоматике и вычислительной технике, в частности к элементам пороговой логики.Известен многопороговый логический элемент, содержащий линейный сумм ор и последовательно включенный с ним дискриминатор 11 .Недостатком известного многопорогового логического элемента является низкая технологичность из-эа наличия цепи пос 10 ледоватепьно соединенных резисторов, определяющих пороги срабатывания, много- порогового дискриминатора, В процессе изготовления к этим резистораМ предьявляются повышенные требования по точнос 15 ти, поскольку отклонение от номинала хотя бы одного резистора приводит к изменению порогов срабатывания логических элементов многопорогового дискриминатора. Особенно высоки требования к точности изготовления резисторов многопорогового дискриминатора при большом числе порогов многопорогового логического элемента. Наиболее близким по технической сущности к предложенному является многопороговый логический элемент, содержащий линейный сумматор, состоящий из входных диодов и реэисторной матрицы, подключенный через разделительные диоды к первому входу логического элемента И-НЕ, образуюнего дискриминатор и резисторы, определяощие пороги срабатывания ,2Недостатком извес тного устройства является низкая технологичность и точность при бопьшом числе порогов срабатывания, На точность данного устройства существенное влияние также оказывает разброс входных характеристик погичеоких элементов И-НЕ, входящих в много- пороговый дискриминатор, особенно проявляющийся при изменении температурных условий работы. Кроме того, известное устройство характеризуется низкими фунв. циональными воэможностями, не п оля ющими реализовать на нем более ой микропороговой функции.27 4 30На чертеже представлена структурная схема многопорбгового логического элемента., Многопороговый логический элемент содержит линейный сумматор 1, состояший из входных диодов 2, разделительных ди 55 одов 3, и резисторов 4, образуюших резисторную матрицу, дискриминатор на логическом элементе И-НЕ 5, весовые резисторы 6, определяющие порог срабатывания дискриминатора, суммирующий счеъ 40 чик 7, дешифратор 8 и элемент И 9, Каждая пара диодов 2 и 3 линейного сумматора в точках, обьединяющих их аноды через резисторы 4, определяющие вес входов, подключена к положительному по 45 люсу источника питания 10, Катоды диодов 3 объединены и подсоединены к первому входу логического элемента И-НЕ 5 и через резисторы 6 к выходам дешиф" ратора 8. Вхопы пешифратора 8 сое 50 динены с выходами суммирующего счетчика 7, младший разряд которого соединен еще и с одним входом логического элемента И 9, Второй вход последнегосоединен с выходом логического элемента И НЕ 5 и со счетным входом суммирующего счетчика 7. Выход элемента И 9 подключен к выходной клемме мно 3 9364Цель изобретения - расширение функциональных возможностей реализация большего числа мноГопороговых функций), повышение технологичности и точности при большом числе порогов, 5Поставленная цель достигается тем, что в многопороговый логический элемент, содержащий линейный сумматор, состоящий из входных диодов и резисторной матрицы и разделительных диодов, 1 О1выход линейного сумматора подключен к первому входу логического элемента . И-НЕ, образующего дискриминатор, и весовые резисторы, дополнительно введены суммирующий счетчик, дешифратор и элемент И, выход которого соединен с выходной клеммой многопорогового логического элемента, первый вход элемента И соединен с выходом логического элемента И-НЕ и со счетным входом суммирующе- р 0 го счетчика, второй вход подключен к выходу младшего разряда суммируюшего счетчика, выходы дешифратора через весовые резисторы подключены к первому входу логического элемента И-НЕ, второй р 5 вход которого соединен с клеммой тактирующих импульсов, выходы суммируюше го счетчика соединены с соответствующИ- ми входами дешифратора. гопорогового логического элемента 11.Второй вход логического элемента И-НЕ5 соединен с клеммой 12 тактирующихимпульсов. На входы 13 линейного сумматора 1 поступают входные переменные многопорогового логического элемента. Входы 14 являются информационнымивходами суммирующего счетчика 7, Вход15 является входом предварительной записи информации в двоичный счетчик, Источник питания .на чертеже не показан,Многопороговый логический элементработает следующим образом.Перед подачей входных сигналов вклеммы 13 линейного сумматора 1 всуммирующий счетчик 7 производится запись информации путем подачи кода вклеммы 14 и импульса записи на вход15, Двоичный код, записываемый в суммирующий счетчик 7, определяет количествопорогов у многопорогового логическогоэлемента, Не теряя общности рассужденийположим, что в счетчик 7 записан код0 0, О, Зто значит, что число пороговмногопорогового логического элементаравно числу резисторов 6,Двоичный код на выходе суммирующегосчетчика 7 определяет какой из резисторов 6 подключен через соответствующийвыход дешифратора 8 к отрицательномуполюсу источника питания. Ивоичный код0 О 0 на входах дешифратора 8 обуолавливает подключение к отрицательномуполюсу источника питания резистора 6,определяющего порог срабатывания Т 1,код О 0, 01 вызывает подключениерезистора 6, соответствующего порогусрабатывания Т Т (ТПосле занесения информации в суммирующий счетчик 7, в клеммы 13 поступают входные сигналы, которые впроизвольных комбинациях запирают диоды. 2. Одновременно с поступлениемвходных сигналов в клемму 12 поступаюттактовые импульсы. Если на входы 13линейного сумматора 1 поступает комбинация входных переменных, для котоИройХЮ,( ( (то ток От положительного1- 1полюса источника питания 10 через резисторы 4 и соответствующие входному коду открытые диоды 3 переключаются в цепь резистора 6, соответствуощего порогу Т, вызывая на нем падение напряжения, недостаточное ди срабатывания дискриминатора на логичеаком элементе И-НЕ 5. Тактовые импульсы, подаваемые в клемму 12, в этом случае не проходят5 9364на счетный вход суммирующего счетчика7, состояние которого остается исходнымО О , О, Поскольку на выходе младшего разряда суммирующего счетчика 7присутствует уровень логического нуля,то и на выходе. 11 многопорогового логического элемента также присутствуетуровень логического нуля,Пусть теперь на входы 13 линейного сумматора 1 подана комбинация входиных переменных, для которой Т, 4 ,; Х . щ.1 1=(Т; В этом случае ток от положительного полюса источника питания 10 черезрезисторы 4 и открытые йиоды 3 переключается в цепь резистора 6, соответствующего порогу Т, вызывая на немпадение напряжения, достаточное дпясрабатывания дискриминатора на логическом элементе И-НЕ 5, Тактовыеимпульсы, подаваемые в клемму 12 проходят на выход элемента 5 и поступаютна счетный вход суммирующего счетчика7, Приэтом состояние суммирующего 25счетчика 7 изменяется с О О О наО О 01, вызывая тем самым изменениепорога срабатывания дискриминатора засчет подключении к отрицательному полксу источника питания резистора 6, оп- зоределяющего порог срабатывания Т. Поскольку дпя поступившей на входы 13 ком 1. ибинации входных сигналов.Х.Ж. СТ,то1=1потенциала от протекании тока через резистор 6, соответствующий порогу Т,становится недостаточно йля срабатывания дискриминатора на логическом элементе И-НЕ 7 и поступление тактирующих импульсов на вход суммирующего 40счетчика 7 прекращается. На выходе 11многопорогового логического элемента,в этом случае, формируется уровень напряжения логической единицы, так как навыходе младшего разряда счетчика 7 и 45выходе элемента И-НЕ 5 присутствуютуровни напряжения логической единицы,Аналогичным образом происходит работа многопорогового логического элемен-,та и при других комбинациях сигналов на 5 Овходах 13 линейного сумматора 1. Приэтом тактирующие сигналы проходят насчетный вход суммирующего счетчика 7Пдо тех пор, пока величина С х. Ы. пре 55восходит или равна порогу цабатыванияопределиемому кодом находящемся насуммирующем счетчике 7, Если величина 27 6иК Ю большего четного порога и, 1=меньшего нечетного, то после прекращения поступления тактирующих импульсов на счетный вход суммирующего счетчика 7, младший разряд последнего устанавливается в нулевое состояние, При этом на выходе многопорогового логического элемента 11 формируется уровень поги и ческого нуля, Если величина1 поступившая на вхож линейного сумматора 1 большего нечетного порога, но меньше четного, то после остановки суммирующего счетчика 7 в его млажем разряде находится единица, которая и определяет единичное значение функции на выходе 11 многопорогового логического элемента.Если перед поступлением входных сигналов на суммирующем счетчике 7 установлен кой, отлишый от кода О О. О, то многонороговый логический элемент реализует другую переключа тельную функцию. При этом наименьший порог срабатывания дискриминатора определяется начальным кодом, установленным на счетчике.Указанные изменения в структуре многопорогового логического элементапозволяют повысить его технологичность и точность за счет исключения из его ссемы цепи последовательно включенных резисторов, определяющих пороги срабатывания дискриминатора, а также за счет того, что в дискриминаторе используетси только однй логический элемент И-НЕ. Кроме того, расширяются функциональные возможности предложенного элемента, поскольку он позволяет реализовать нес колько различных переключательных функций, число которых равно числу порогов в многопороговом логическом элементе.ф ормула из обре тен ияМногопороговый логический элемент, содержащий линейный сумматор, состоящий из входных диодов, резисторной маърицы и разделительных диодов, выход линейного сумматора подключен к первому входу логического элемента И-НЕ, образующего йискриминатор, и весовые резисторы, отл ичающ ийся тем, что, с целью расширения функциональных возможностей, повышения технологичнос ти и точности при большом числе порогов, он дополнительно содержит суммирующйй/76 Тираж 959 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 13035, Москва, Ж, Раущская наб., д. 4каз 4 Филиал ППП фПатентф, г. Ужгород, ул, Проектная,7 936427 8счетчик, дешифратор и элемент И, выход щих импульсов, выходы суммирующегокоторого соединен с выходной клеммой счетчика соединены с соответствующимимногопорогового логического элемента, входами дешифратора,первый вход элемента И соединен с выходом логического элемента И-НЕ и со Источники информации,счетным входом суммирующего счетчика, принятые во внимание при экспертизевторой вход подключен к выходу младше. Авторское свидетельство СССРго разряда суммирующего счетчика, вы- % 608266, кл, Н 03 К 19/42,ходы дешифратора через весовые резио.07.76.торы подключены к первому входу логи О .2, Авторское свидетельство СССРческого элемента И-НЕ, второй вход 1 Мо 538490, кл, Н 03 К 19/12,которого соединен с клеммой тактирую, 11.75,