Устройство декодирования импульсной последовательности

(51)М. Кд, Н 03 К 13/24 Государственный комитет . СССР по делам изобретений и открытий(53) УДК 621. ,376.5 (088,8) Дата опубликования описания 30.05.80 Р. И. Юргенсон и А. С. Ибрагимов.(72) Авторы изобретения Ленинградский ордена Ленина электротехнический институт им. В. И, Ульянова (Ленина)(54) УСТРОЙСТВО ДЕКОДИРОВАНИЯ ИМ ПУЛЬСНОЙ ПОСЛЕДОВАТЕЛЬ НОСТИ Изобретение относится к импульсной техникета именно к устройствам декодирования.Известно устройство декодирования импульсной последовательности; содержа-; щее генератор импульсов, подключенный5 ко входам основного счетчика, схему задержки, выходы которой соединены со входами первого элемента совпадения и выходного элемента совпадения, а выход первого элемента совпадения подключен. ко входу основного счетчика. Кроме того, устройство содержит дополнительное декодирующее устройство, состоящее из элементов совпадения и счетчиков, причем входы элементов совпадения дополнительного декодирующего устройства соединень с выходами схемы задержки, а выходы - со входами счетчиков дополнительного декодирующего устройства соот О ветственно, вторые выходы которых подключены к выходу генератора импульсов. Выходы всех счетчиков соединены соответственно с разрешающими входами эле 2ментов совпадения, кроме первого элемента совпадения 1Недостатком указанного устройства ябйяэтся то; что устройство не позволяет осуществить коррекцию ошибок в импульсной последовательности, а,значит обладает ограниченйыми возмбжностями в повышении помехоустойчивости приема "ймттулЖйой псследовательности."Известно устройство, содержащее гьнератор импупьсов," выход ктгорогб йодключен к управляющему входу элемента задержки, И элементов совпадения идешифраторов адресов ступеней декодирования по числу интервалов в импульсной последовательности и блок адресации ступеней декодированця, при этом выходы блока адресации ступеней декодирования подключены к первым адресным входам элемента задержки, к первым выходам которбго подключены входы соответствующих дешифраторов адресов ступеней декодирования, выходы каждого из которых подключены к первым7381 30 входам соответствующих элементов сов падения, вторые входы элементов совпадения объединены и подсоединены к шиневходного сигнала 2Недостаток этого устройства заклю 5чается в том, что оно обладает малойпомехоустойчивостью из-за невозможности коррекции ошибок импульсной последовательности.цель изобретения - повышение помехоустойчивости устройства.Поставленная цель достигается тем,что в известное устройство введены Иблоков вычисления и контроля веса ступеней декодирования и блок адресации 15веса ступеней декодирования, при этомпервые выходы блока адресации веса ступеней декодирования подключены ко входам блока адресации ступеней декодирования, а вторые выходы подключены ко 20вторым адресным входам элемента задержки, вторые выходы которого подключеныко входам соответстующих блоков вычисления и контроля веса ступеней декодирования, выходы. крторых подключены 25юз входам блока адресации веса ступе-ней декодирования, выход последнгоблока вычисления и контроля веса ступеней декодирования подключен к шиневйходного сигнала, выходы дешифраторовадресов ступеней декодирования ивыходы элементов совпадения подключены ко входам соответствующих блоковвычисления и контроля веса ступеней декодирования, выход устройства соединенс остальными входами блока адресацииступеней декодирования и блока адресации веса ступеней декодирования,На фиг. 1 представлена блок-схема"предлагаемого устройства; на фиг. 2 -временные диаграммы, поясняющие работуустройства; на фиг. 3 и 4 - вариантыконкретного исполнения вновь вводимыхблоков предлагаемого устройства,Устройство кодирования импульснойпоследовательности содержит блок 1 адресации ступеней декодирования, блок 2адресации веса ступеней декодирования,генератор 3 импульсов, элемент 4 задержки, дешифраторы 5-7 адресов сту 50пеней декодирования, элементы 8-10 совпадения, блоки 11-13 вычисления и контроля веса ступеней декодирования.Генератор 3 импульсов подключен куправляющему входу элемента 4. задерж 55ки, Выходы блока 1 адресации ступенейдекодирования подключены к первым адресным входам элемента 4 задержки, кпервым выходам которого подключены 59входы ц с оответствующих де шифраторов5-7 адресов ступеней декодирования, выходы каждого из которых подключены кпервым входам соответствующих элементов 8-10 совпадения, Вторые входы элементов 8-10 совпадения объединены иподключены ко входу устройства. Первыевыходы блока 2 адресации веса ступенейдекодирования подключены ко входам блока 1 адресации ступеней декодирования, "а вторые выходы - ко вторым адреснымвходам элемента 4 задержки, вторые выходы которого подключены ко входам соответствующих блоков 11 13 вычисленияи контроля веса ступеней декодирования,выходы которых подключены ко входамблока 2 адресации веса ступеней декодирования,Одна из возможных схемныхреализаций блоков 11-13 вычисления иконтроля веса ступеней декодирования иблока 2 адресации веса ступеней декодирования представлена на фиг. 3 и фиг.4соответственно, Выход последнего блока13 вычисления и контроля веса ступенейдекодирования является выходом устройства. Выходы дешифраторов 5-7 адресовступеней декодирования и выходы элементов 8-10 совпадения подключены ковходам соответствующих блоков 11-13вычисления и контроля веса ступеней декодирования. Вход устройства соединенс остальными входами блока 1 адресацииступеней декодирования и блока 2 адресации веса ступеней декодирования,Устройство работает следующим образом,/На вход блока 1 адресации ступенейдекодирования и на элементы 8-10 совпадения поступает. декодирующая импульсная последовательность. С приходом пеового импульса последовательности указанные блоки приписывают элементу 4задержки адресный код Д и код весаР соответственно. С приходом второго импульса первый импульс со своим адресным кодом А и кодом веса Р поступает на вход дешифратора 5 адреса ступени декодирования первого интервала иблока 11 вычисления и контроля веса ступени декодирования. Срабатывает элемент8 совпадения, фиксируя момент декодирования первого интервала. При декодировании первого интервала блок 11 вычисления и контроля веса ступени декодирования не меняет значения веса Р . Приэтом второму импульсу последовательности в элементе задержки приписывается адпесный код А 2 с весом Р, которые опоз5 738180каются следующим дешифратором 6 ад- дедоватедьности с блока 13 поступает реса стпени декодирования и.блоком 12иа выУйд устройства, Вслучае подавдевычисления и контроля веса ступени деко- ния ВтЬРбМ -импульса"кода (см, графики дирования. С поступлением последнего им),декодирование первого интервала пульса последовательности и импульСа с 5 последовательности не происходит и блок адреснйм кодом А весом Рр+ 11 в этом случае изменяет значение ко 1где- чисдо исправляемых ошибок да Р на ведичину Р:4, В этот мопоследовательности, на входы дещифра- мент ( 1 ) в эдементе 4 записывается тора 7 ступени декодирования и блока код Д, Р. Дальнейшее декодирование 13 вычисления и контроля веса ступени 1 О интервалов посдедоватедьности не отлидекодирования срабатывает элемент 10 чается от сдучая, представленного на совпадения, происходит разрешение деко- графиках 2 3 дирования импудьсной посдедоватедьности" В сдучае подавления первого импупьблоком 13 вычисления и контроля веса са посдедоватедьности декодирование наступени декодирования. В случае подав знается со второго импудьса в момент пения импульсов последовательности за Ьй (см. графики 7, 8), Через время исключением первого импульса дюбой из финл коды А и Р декодируются декомблоков 11-13 вычисления и контроля бинатором 8 и блоком 11. Бдок 11 извеса ступени декодирования обнарукиваетменяет значение кода Р на ведичину нулевое значение кода Р и не раз О Р 1 -1 и в элементе 4 записываются ко 4решает дальнейшее декодирование, В сду ды А, Р -1, По истечении времени чае подавления первого импудьса носжо- коды,Аи Р -1 декодируются деватедьности устройство не декодирует комбинатором 6 и блоком 12, В блоке принятую посдедоватедьнссть12 происходит изменение значения кодаНа фиг. 2 рассмотрены сдучаи деко на код Р -2=0, В случае нулевого знадирования четырехимпульсной поспедова-. чения кода Р -2=0 блок 11, как и дютельности без ошибки (графики 1 4) с бой из блоков 11-13 прекращает дадьнейошибкой подавления одиночного импульса шее.декодирование посдедоватедьности. дюбого, кроме первого (графики 8, 6), В слУчае если декодируемая посдедо- В примере приведено подавление второго ватедьность состоит из Равных интерваЗО ватедьимпульса. ГрафикР"7,-8 ищпострируют а дов, ж устройство будет содержать только боту устройства при подавлении первого по одному элементу 8, декомбинатору 5 импудьса поеледоватедьности.иблоку 11,На графиках 2, 3 внизу от оси вве- Вероятность правидьного декодировадены. обозначения декодируем х величин 35 аЯ оцениваетсЯ по сдедУюшемУ выРа"-Р 1 и А 1 в блоках 11 -13 и декомбинаторах 5-7 соответственно, Вверху отоси введены обозначения кодируемых ве- Р = Е С Р .(1-Р )5, ВП й О Ю личин Р 1 и А 1 на выходах блоков 1 и2.40где И - число импульсов последоваВ случае отсутствия ошибок подав- . тепьностиФления в декодируемой последоватедьнос- . - число корректируемых имти (график 1) первому импульсу в мопудьсов;мент - блоками 1 и 2 приписывает-, Р - вероятность перехода в ся в эдементе 4 задержки адресный код ". О одного элемента после 45, 10А 1 с кодом веса Р: 5+ 1, С прихо- ,:; .-.доватедьности.дом второго импульса в момент 1 коды В преддагаемом устройстве Р, сИй.Аи Дпоступают на входы дешифратора учетом того, что устройство обнаружива- Б и блока 11 и происходит декодирова- ет подавдение первого импудьсапосдедоние первого интервала ( , ) с по ватедьностн; имеет" значение50, мощью элемента 8, При усдовии декоди- : ф:ро ( р 1 рования интервала блок 11 не меняетРП 4 4 О . 1 о значение кода Р 1 и с помощью бдоков1 и 2 происходит запись в эдемент 4 ко- : ." э 1 о 1 о) -О 98- 55дов А и Р. Аналогично происходит что превышает зйачение Р погреш 1 О декодирование второго, третьего интерва- ности.дов последовательности, за исключением,: При увеличении требований к Рд вытого, что сигнал декодирования всей пос- Мгрыщ в использовании преддагаемого7383;Б 9 7устройства только возрастает, Для умень-шенпя вероятности рекомбинаций и подавлений 1 и при увеличении Рпв предлагаемом устройстве, также как и при других методах декодирования, необходимоидти по пути возрастания числа импульсов последовательности.Реализация вновь введенных блоковосуществляется на .уровю функциональной схемы и приводится дляслучая И =4и б =1 на фиг. 3 (блоки 11-13) и нафиг. 4 (блок 2),При поступлении сигнала с дешифратора 5 (6,7) адреса ступени декодирования на вход 4, одновременно йа входы 1и 2 фпг. 3 поступает двоичный код веса Р Для кода веса Р,-5+1 соответствует двоичный код 10, для кода веса Р=5- код 01 и для веса Р = 5-1- код00. В том случае, если первый интервалдекодирован, то происходит декодирование очередного интервала на элеме нте 9 или10 совпадения и на вход 2 (фиг,З) поступаетимпульс. При этом код веса со входов1 и 2 с помощью элементов Э 1,32,36,Э 8, поступает без изменений на выходы1 и 2. Если импульс на вход 2 не пришел,то из кода веса вычитается единицас помощью- элементов Э 4, 32, 38, Э 9,Выход 3 (фиг, 3) является входом устройства, а выходы 1 и 2 подключаютсяна входы 1 и 2, фиг. 4. На элементахЭ 1, ЭЗ, Э 4 фиг, 4 организована приоритетность входов 1 и 2 над входами 3и 4 при одновременном появлении информации на указанных входах. Если на одной из указанных пар появляется сигнал,то он, проходя через элементы Э 2, Э 4 ивыходы 1 и 2 поступает па входы элемента 4 задержки. Таким образом в эле Омент 4 задержки записывается текущийкод веса. Одновременно сигнал появляется па одном из выходов элементов 31,32 и дальше поступает на вход блока 1адресации ступеней декодирования, который по указанному импульсу производитзапись в элемент 4 задержки адрес очередной ступени декодирования,формула изобретенияУстройство декодирования импульсной 5 Споследовательности, содержащее генераФ тор импульсов, выход которого подключенк управляющему входу элемента задержкиИ элементов совладения и И дешифраторов адресов ступеней декодированияпочислу интервалов в импульсной последовательности и блок адресации ступенейдекодирования, при этом выходы блокаадресации ступеней декодирования подключенык первым адресным входам элемента задержки, к первым вь.:ходам которого подключены входы соответствующихдешифраторов адресов ступеней декодирования, выходы каждого из которых подключены к первым входам соответствующих элементов совпадения, вторые входы .элементов совпадения объединены иподсоединены к шине входного сигнала,о т л и ч а ю щ е е с я тем, что, сцелью повышения помехоустойчивости, внего введены И блоков вычисления иконтроля веса ступеней декодированияи блок адресации веса ступеней декодирования, при этом первые выходы блокаадресации веса ступеней декодированияподключены ко входам блока адресацииступеней декодирования, а вторые выходы подключены ко вторым адресным входам элемента задержки, вторые выходыкоторого подключены ко входам соответствующих блоков вычисления и контроля веса ступеней декодирования, выходы которых подключены ко входам блока. адресации веса ступеней декодирования, выход последнего блока вычисленияи контроля веса ступеней декодированияподключен к шине выходного сигнала, выходы дешифраторов адресов ступеней декодирования и выходы элементов совпадения подключены ко входам соответствующих блоков вычисления и контроля веса ступеней декодирования выход устройства декодирования и блока адресациивеса ступеней декодирования.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРК 515277, кл. Н 03 К 13/00,08.07.74.2. Авторское свидетельство СССРрг 1 иьнси иабхоонмеусгпрои,свй Иодирооаиие адресо 8 и) МкодиРооа ниадр ссо 8(,б, фбодиродаииеБеса И)По 3 ию 5 оаеВеса (й,ГрфрикдЕка ЬРЯаиир игнал иаЬходныеусщрЫседас сии окой ГраРи кдпюдироданий бай.нм иа5 ходные 7усаоиоаЬС ОИ 6 ИЬОЙ1 рй 4 юю 8д екИр,раба 738159Составитейь И, КоноваловРоманенко .Техред М. Петко Корректорщщщ ющ1 Филиал ЛПП "Патент", г. Ужгород, ул, Проектная О ,Тираж 995 ЦИИИПИ Государственного по делам изобретений и 13035, Москва, Ж, Р