Преобразователь цифрового кода в частоту следования импульсов

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 1312.7 б. 21) 2428250/18-21 Союз Советских Соцналнстическнх Республик(51)М, Кп,Н 03 К 13/24 с присоединением заявки Мо Государственный комитет СССР по делам изооретений и открытий(54) ПРЕОБРАЗОВАТЕЛЬ ЦИФРОВОГО КОДА В ЧАСТОТУ СЛЕДОВАНИЯ ИМПУЛЬСОВИзобретение относится к области импульсной и измерительной техники и может быть использовано также в системах автоматики и вычислительной техники.Известно устройство преобразования кода в частоту импульсов, содержащее регистр, счетчик импульсов, вход которого соединен с выходом генератора импульсов, диодный дешифратор, к входным шинам которого подключены выходы регистра и счетчика, а выходные шины соединены с входами элемента ИЛИ, соединенного обратной связью с входом Сброс счетчи ка 1.Недостатками известного устройства являются ограниченный диапазон преобразования, низкие точность и надежность, 2 ОИзвестен также преобразователь цифрового кода в частоту следования импульсов, содержащий три счетчика импульсов, два регистра памяти, три группы элементов И переноса, пять элементов И, выходную клемму, . три ,элемента задержки, входпоследнего из которых подключен к входу второго триггера, к первому входу пятого элемента И и к выходу четвертогр элемента И, а выход - к счетному входутретьего триггера, Разрядные входыпервого регистра памяти подсоединенык клеммам подачи входного кода, а еговыходы связаны с первыми входами первой группы элементов И переноса, вторые входы которых подключены к выходупервого счетчика, к входу первоготриггера и к первому входу второгоэлемента И, а выходы - к оазряднымвходам первого счетчика, счетный входкоторогоподсоединенк выходу первого элемента И, первый вход которогосвязан с клеммой подачи управляющегосигнала, а второй - с первой клеммой подачи импульсов эталоннойчастоты, Первый вход третьегоэлемента И подключен к второйклемме подачи импульсов эталоннойчастоты, а другой его вход связан сединичным выходом четвертого тригге-ра, Второй вход второго элемента Иподсоединен к единичному выходу второго триггера, а выход - к счетномувходу второго счетчика, разрядныевыходы которого связаны с первымивходами второй группы элементов Ипереноса, вторые входы которых че/5 е пе шшева шшшша ш ВиЮлиал ППП Патент, г.ужгород, ул,Проектная,4 Тираж 995Государственного коделам иэобретений иМосква, Ж, Раушска Подписнотета СССРкрытийдержащий три счетчика импульсов, дварегистра памяти, три группы элементовИ переноса, четыре триггера, пятьэлементов И, выходную клемму, триэлемента задержки, вход .последнегоиз которых подключен к входу второго триггера, к первому входу пятогоэлемента И и к выходу четвертогоэлемента И, а выход - к счетномувходу третьего триггера; разрядныевходы первого регистра памяти подсоединены к клеммам подачи входногокода, а его выходы связаны с первыми входами первой группы элементовИ переноса, вторые входы которых подключены к выходу первого счетчика,к входу первого триггера и к первому 15входу второго элемента И, а выходы -к разрядным входам первого счетчика,счетный вход которого подсоединен квыходу первого элемента И, пепвийвход которого связан с клеммой подачи управляющего сигнала, а второй -с первой клеммой подачи импульсов,эталонной частоты; первый вход третьего элемента И подключен к второйклемме подачи импульсов эталонной 25частоты, а другой его вход связанс единичным выходом четвертого триггера; второй вход второго элемента Иподключен к единичному выходу второго триггера, а выход - к счетному ЗОвходу второго счетчика, разрядныевыходы которого связаны с первыми входами второй группы элементов И переноса, вторые входы которых через второй элемент задержки связаны с клеммой подачи сигналов временного интервала, с входом установки в исходное состояние второго регистра памяти,с первым входом четвертого элементаИ и через первый элемент задержки -с входом установки в нуль второго фосчетчика импульсов; выходы второйгруппы элементов И переноса подключены к разрядным входам второго регистра памяти, разрядные выходы которого подсоединены к первым входам 45третьей группы элементов И пеоеноса,выходы которых связаны с разряднымивходами третьего счетчика; второйвход четвертого элемента И подключенк единичному выходу первого триггера, 50,а третий - к нулевому выходу четвертого триггера, вход которого связанс выходом пятого элемента И, второйвход которого подсоединен к единичному выходу третьего триггера, введены блок коррекции, блок. задержкисигналов, блок сдвига фазы, пятыйтриггер шестой элемент И, четвертыйи пятый элементы задержки, пои этомпервый вход блока коррекции подключен к выходу первого счетчика, второй его вход - к первой клемме по"дачи импульсов эталонной частоты,третий вход - к второй клемме подачи импульсов эталонной частоты и чет р вертый вход - к клемме подачи сигналов временного интервала, а выходблока коррекции связан с первым входом блока задержки сигналов, второйвход которого подключен к выходушестого элемента И и через четвертыйэлемент задержки - к вторым входамтретьей группы элементов И переноса,а выход - к выходной клемме устройства и к первому входу блока сдвигафазы. Второй вход блока сдвига фазыподсоединен к выходу третьего элемента И, а его выход - к управляющему входу шестого элемента И и к счетному входу третьего счетчика, разрядные выходы которого связаны свходами шестого элемента И, Третий,вход второго элемента И подключен кединичному выходу пятого триггера,вход установки в 1 которого подсоединен через пятый элемент задержки к выходу первого счетчика, а входустановки в О - к шине установки в фО второго счетчика.На фиг, 2 приведена структурнаяэлектрическая схема преобразователяцифрового кода в частоту следованияимпульсов; на фиг, З,а-н, временная диаграмма, поясняющая принципего работы,В состав устройства входят счетчики 1, 2, 3 импульсов, регистры 4 и 5памяти, блок б коррекции, блок 7 задержки сигналов, блок 8 сдвига фазы,триггеры 9-13, группы 14, 15 и 16элементов И переноса, элементы И 17-22, элементы 23-27 задержки,клеммы 28 подачи входного преобразуемого кода, клемма 29 подачи управ-ляющего сигнала, первая клемма ЗОподачи импульсов эталонной частоты,клемма 31 подачи сигналов, характеризующих интервал времени, выходнаяклемма 32 и вторая клемма 33 подачиимпульсов эталонной частоты. В устройстве реализуется поправка выходного периода до обеспечения,истинного его, значения путем задержки выходного сигнала и сдвига фазы сигналов из последовательности с частотой Г, . Но это возможно осуществить 1 ълишь для ьТ со знаком плюс. Для обеспечения введения поправки в выходной период при разных соотношениях ьТн и ьТк в процессе подсчета импульсов частоты Гвь 1 щ вторым счетчиком предусмотрен запрет в подаче одного импульса из последовательности Гвыхсц на вход упомянутого счетчика. При этом изменяется значение поправки.В этом случае целое количество импульсов частоты Г ыч зафиксированное во втором счетчике, равнои соответствуюшее ему значение выходного периода определяется какео 1 -Т т -т 2 1 ЬЬ,СЧ "1 Я Значение поправки в выходной период в этом случае определяется в результате вычитания из действительно,го значения периода Т значения Т полученного из выраженйя (7),ьт:Т -Т 1 +ьТ,-дЛ+ хзхт ,Ф В устройстве и реализуется йоправка значения периода выходных сигналов на величину ь Т в соответствии с выражением (8).Величина ь Т всегда имеет знак плюс пРИ любых соотношениЯх аТк и аТ.При ЬТЬТзначение периода Твьх,в, в. выражении (8) складывается с разностью аТ- Т, а при дТ ) Тиз значения пЕриода Твых.(ч вычитается разность ЬТ- дТ,Преобразователь кода в частоту следования импульсов работает следуюшим образомеПеред началом цикла преобразования все счетчики, регистры памяти и триггеры установлены в исходное нулевое состояние. далее на входные клемма 28 в моментподаются сигналы входного преобразуемого кода, который запоминается в регистре 4 памяти (Фиг. 3, а), Одновременно на клемму 29 подается уaравляюший сигнал (Фиг, 3, б), отпираюший элемент И 18 для импульсов эталонной частоты, подаваемых Ба клемму 30 е Сигналых подаваемые на клемму 30, представлены на Фиг. 3, в и сигналы на счетном входе счетчика 1 - на Фиг. 3, г. В процессе Функционирования инФормация в счетчике 1, который работает в режиме вычитания, имеет вид, представленный на Фиг. 3, д. При этом сигналы с выхода счетчика 1 (Фиг, 3, е) подаются на вход элемента Й 19, иа вход триггера 9 и на управляюшие входы группы 14 элементов И переноса. В результате это 1 о инФормация, запомненная в регистре 4 памяти, периоди. чески передается через элементы"Й группы 4 в счетчик 1, образуя егоисходную уатановку,Таким образом, в зависимости отвеличины исходной уставки на виходесчетчика 1 устанавЛивается вполнеопределенная частота, коорая обратно пропорциональна величине кода М.Это опредЕляется следуюшим образом.Период последовательности импульсовна выходе счетчика 1, который работает в режиме вычитания, определяется выражениемТ Вых сЧ Т 31, (9)где Т - период последовательностиимпульсов эталонной частоты, действуюшей на входе счетчика 1;Я - число импульсов соответствуюших входному преобразуемому коду;В частотном представлении выражение (9) можно представить как(10)вью. Сч А эхВеличина Г, характеризует собойэталонную частоту сигналов, подаваемых на вход счетчика 1, и являетсяконстантой,После появления первого же сигнала на выходе счетчика 1 (Фиг,2, 3, е)триггер 9 переводится иэ нулевого вединичное состояние, При этом первыйпосле момента переброса триггера 9импульс, подаваемый на клемму 31(фиг.3, ж), проходит через элементИ 21, переводит триггер 10 и с задержкой - триггер 11 в единичное состояние. В результате перевода триггера 10 в единичное состояние отпирается элемент И 19 для сигналов с выхода счетчика 1, которые начинают проходить на вход счетчика 2,ИнФормация в счетчике 2 (фиг,3,з) накапливается до момента поступленияследуюшего сигнала на клемму 31, причем подача одного иэ импульсов частоты Р ,на вход счетчика 2ВЬЗХ СЧ 4запрешается. Это осушествляется с помошью триггера 13, элемента задержки 27 и элемента И 19, Сигнал из последовательности Г (подаваемый на клемму 31) каждый раз устанавливает триггер 13 в нулевое состояние, запирая элемент И 19. При этом первый после подачи сигнала иэ последовательности Г сигнал частоты Гвых ц , не проходит через элемент И 19, а, проходя через элемент 27 задержки, устанавливает триггер 13 в единичное состояние. Все последуюшие сигналы частотыРвьыец проходят на вход счетчика 2,Количество импульсов с частотойьы см х поступивших в течение-периода Т на вход счетчика 2, определяется выражением (б).,Одновременно с подачей сигналана клемму 31 блок 4 коррекции начиМет огФейеение сигнала поправкипериода выходного сигнала в соотве. ствии с выражением (8). С поступлением на клемму следующего импульса информация, накопленная в,счетчике 2, передается через группу элементов И 15 в регистр 5 памяти (фиг, 3, и), где запоминается, а счетчик 2 обнуляется, В блоке б коррекции при этм определяется величина ьТ в соответствии с выражением (8), которая подается на вхор, блока 7 задержки сигналов, Необходимый временной сдвиг10 между моментом подачи информации и обнулением счетчика 2 осуществляется с помощью(элементов 23 и 24 задержки. Далее процесс повторяется.С приходом каждого последующего импульса из последовательности с частотой следования Р осуществляется обнуление регистра 5 памяти и передача накопленной в счетчике 2 информации в регистр 5 памяти, а также 20 обнуление счетчика 2, Необходимая задержка в подаче сигналов из последовательности Г, на вход счетчи 2.ка 3 в данном случае осуществляется с помощью схемы, состоящей из триг геров 11, 12, элементов И 20, 22 и элемента задержки 25.После подачи сигнала с выхода триггера 9 первый сигнал из последо- вательности с частотой Р (сигнал, 30 подаваемый на клемму 31) проходит на выход элемента И 21. При этом с выхода элемента И 21 он поступает через элемент 25 задержки на счетный вход триггера 11, переводя его из нулевого в единичное состояние. Очевидно, что при этом сигнал с выхода элемента И 21 не проходит на выход элемента И 22, так как отпирающий сигнал с триггера 11 подается на его вход с задержкой за счет элемента 25 задержки.При поступлении следующего сигнала на клемму 31 сигнал с выхода элемента И 21 проходит на выход элемента И 22, переводя триггер 12 в единичное состояние. В результате открывается элемент И 20, и на вход счетчика 3 через блок 8 сдвига Фазы начинают подаваться импульсы эталонной частоты с клеммы 33 (Фиг, 3, к) 50 с частотой следования Г, (сигнаЭтлы на входе счетчика 3 представлены на фиг. 3, л) .С переводом триггера 12 в единичное состояние элемент И 21 эапира ,ется для сигналов, подаваемых на клемму 31. В процессе функционирования устройства информация в счетчике 3 имеет вид, представленный на Фиг.З,м.Выходные сигналы пересчета со 60 счетчика 3 Формируются на выходе многовходового элемента И 17, подключенного к разрядным выходам счетчика 3 таким образом, что он открывается для входных сигналов с частотой 65 Г, лишь в момент достижения всчетчике 3 единичной информации, Вэтот момент ка" его выходе появля-"ется сигнал пересчета,Указанные сигналы подаются навход блока задержки и через элемент25 задержки - на управляющие входыгруппы 16 элементов И переноса, Врезультате этого информация, запомненная в регистре 5 памяти периодически передается через группу 16элементов И в счетчик 3, образуяего исходную уставку, а также осуществляетсязадержка сигнала навеличину ьТ, вырабатываемую в блоке 6, Задержанные сигналы с выходаблока 7 задержки сигналов подаютсяна один из входов блока 8 сдвигаФазы и на выходную клемму 32 устройства.На выходе блока 8 сдвига Фазывырабатываются при подаче сигналоввыхода блока 7 задержки сдвинутыепо фазе сигналы с частотой Гз такимобразом, чтобы отсутствовал сдвиг поотношению к.сигналам с выхода блоказадержки. В этом случае на выходеблока 7 имеют место сигналы, периодкоторых изменен на величину, вырабатываемую на выходе блока б. В зависимости от величины исходной уставки на выходе элемента И 17 усганавливается вполне определенная частота, При этом каждый последующий импульс частоты Р Осуществляет периодический сбросстарой информации в регистре 5 (Фиг, 3, и) и запись новойинформации. Истинное значение периода выходной частоты, определяемоевыражением (4), имеет место на выходе блока задержки сигналов, Значение выходной частоты прямо пропорционально входному преобразующемукоду И,Один из возможных ваоиантов блока б представлен на фиг, 4, Блок коррекции содоржит счетчики импульсов34, 35, регистры памяти 36, 37 тригрегы 38-43, элементы И 44-54, группыэлементов И переноса 55-57, элементзадержки 58,клемму 59 подачи сигналов с выхода счетчика 34 преобразователя с частотой Рвы сч 1 , клемму 60подачи сигналов эталонной частотыГэтклемму 61 подачи сигналов эталенной частоты Г, , клемму 62 подачи сигналов с частотой Гвьхсчклемму 63 подачи сигналов с частотой Рз,В исходном состоянии счетчики, регистры и триггеры обнулены. Первый импульс частоты Г, подаваемый на клемму 63, проходит через элемент И 54 на управляющие входы группы элементов И 55, Сигналы эталонной частоты Гчерез открытый элемент И 46 и элемент ИЛИ 64:проходят на входсчетчика 34, считающий в прямом направлении,Каждый поступающий с клеммы 59ИМПУЛЬС ЧаСтОтЫ РььХ С 4 ПрОХОдИт ЧЕрез открытый элемент Й 51 на входустановки в нульсчетчика и черезэлемент задержки 58 на управляющиевходы группы элементов И переноса 56,При этом информация.в счетчике 34сбрасывается, и затем подсчет импульсов осуществляется вновь, Такойсчет прбиэводится. до момента приходасигнала частоты Р (с клеммы 63), который через открытый элемент И 54 поступает на управляющие входы группыэлементов И 55 и переводит триггеры41 и 43 в единичное состояние. Приэтом из счетчика 34 в регистр 36переносится информациядтт характеризующая интервал времени Т смбмента поступления импульса частоты Р,Следующий за импульсом Р импулЬсРвьх сц обнуляет счетчик, и через время задержки, определяемое элементом 58 заносит информацию дГн/111 из регистра 36 опять в счетчик 34Наряду с этим упомянутый сигнал из последовательности с частотой Рв,щ проходит через открытый элемент И 49 на единичный вход триггера 40, переводя его в единичное состояние.В результате счетчик 34 переводится в режим работы ВычитаниеДалееосуществляется периодическое считывание записанной в счетчике 34 информации. Причем по достижении нулевого значения в счетчике 34 в процессе считывания на его выходе вырабатывается сигнал, который переводит триггер 40 в нулевое состояние, в результате чего счетчик переводится в режим работы СлбжеГ,ниефф. Далее в счетчике 34 накапливается разность по абсолютнбму значению до момента прихода импульсаИЗ ПОСЛЕдОВатЕЛЬНОСтИ РВь 1 х с 4С приходом следующего импульсаИЗПОСЛЕпОВатЕЛЬНОСтн Раь, с 4 ОСУществляется сброс информации в счетчике 34 перевод его в режим работыВычитание и запись в него информацйи из регистра Зб. Далее процессповторяется, Если до момента приходаследующего импульса из последовательйости Рвь,поступает импульсиз последовательности Р, который " тейерьуже проходит через открытыйэлемент И 53, он осуществляет перевбд триггеров 42 и 43 в единичноесостояйие. В результате элементы И46 и 51 запираютсясоответственнодля сигналов Рзт и Рву сцр которыетеперь не подаются на вход счетчйка и на его щину установки"в:йуль, в зависимост который опр риггера 40. пиранием элем элемент И 48 ой Р, , на ся отпирающиТ- дТ) стоянием енно с эа рывается в с частоого подаю 60 от знака (д деляется со Одноврем та И 47 отк для сигнало входы котори в упомянутом с етчике Фиксируетсяабсолютное значение разности междудкlтэт-д 1/т Состояние триггера 40при этом характеризует знак указайной разности.5 Нулевое состояние триггера означает знак плюс и единичное - минус.Для эффективного управления коррекцией выходного сигнала в процессеСЧЕта ИМПУЛЬСОВ ЧаСтОтЫ РВых счосуществляется запрет в подаче одного импульса на вход счетчика 35преобразователя кода в частоту следования импульсов, Это приводит к тому, что длительность периода выходного сигнала уменьщается на величи 15 ну периода Т . , В этом случае приположительйом и отрицательном знаках разности дТ - дТ следует осуществлять задержку выходного сигнала, но только на разную величину.20 Тогда на выходе элемента И 50 преобразователя"кода в частоту следованиямы имеем пересчитанный период, который подлежит коррекции,Далее в зависимости от знака полученной разности осуществЛяется получение суммы или разности получаемогоРЕЗУЛЬтата С ПЕРИОДОМ Тьь,х сч. ЭтОосуиествляется следующим образом.С переводом триггера 42 в единичноесостояние под действием сигнала изпоследовательности Р открываетсяэлемент И 44 для си налов с частотойРв сч . ПРи этом пеРвый после мовых с 4 лмента перевода триггера 42 в еди 35ничное состояние импульс из последовательности Рвь,хсц, проходит на,выход элемента Й 44 и через время,определяемое элементом задержки 65,переводит триггер 38 в единичноесостояние, При этом открываются эле 4 менты И 47 и 45, и на вход счетчика34 начинают поступать импульсы эталонной частоты Рэ которые подаются до момента поступления следующего сигнала из последовательностиРвых с 4, . Следующий импульс из последовательности Рвь 1 хсц проходитчерез открытые элементы И 44 и 45,В результате триггер 39 переводится в 1, триггер 38 с задерж 5 О кой - в нулевое состояние, При этомзапирается элемент И 47, прекращается подача импульсов Р , и вуровни в выходов триггеров 38 и 39,При этом первый импульс с выхода И48 проходит через открытыя элементИ 66 и устанавливает триггеры 40 и67 в единичное состояние (или подтверждает единичное состояние триггера 40),При этом счетчик 34 либо переводится либо подтверждается в режимеработы Вычитание, и открываетсяэлемент И 68 для сигналов Г, навход счетчика 34, Одновременно с этимоткрывается элемент И 62 для сигналов п,Рь, сч , которые начинаютВЫ Сгпроходить на вход счетчика 35, Сигналы из последовательности Р считывают информацию, записанную в счетчике 34 до момента его обнуления,В этот момент на выходе счетчика 34вырабатывается сигнал, который переводит триггеры 39,40, 41, 42 .и 67 внулевое состояние. Счетчик 34 переводится в режим работы Сложение,и элементы 48, 49, 62, 69 запираются, а элементы И 46, 51, 66 отпираются, В результате в счетчике 35фиксируется результат с точностьюдо постоянного множителя в соответствии с выражением (8), которыйспустя время, определяемое элементомзадержки 69, переносится в регистр37, где и запоминается.Далее описанный выше процесс по,определению следующего значения дТповторяется. Окончательный резуль. тат в данном блоке получается через период частоты Р. Для получениярезультата коррекции каждый периоддостаточно использовать две описанные схемы, работающие в двухтактномрежиме.Один из возможных вариантов блоказадержки сигналов представлен наФиг. 5,Блок состоит из триггерного регистра 10, группы элементов И 71,совокупности элементов задержки 72,группы элементов ИЛИ 73, клеммы подачи входного сигнала 74 и выходнойклеммы 75, Задержка входного импуль-са, который подается с выхода элемента И 17 преобразователя кода вчастоту .следования импульсов, осуществляется, начиная со старшего разряда, В качестве регистра памятииспользуется регистр 37 блока кор. рекции.В каждом разряде имеется два элемента И, входящих в группу элементов И 71, один из которых связан сединичным, а другой - с нулевым выходом соответствующего триггерарегистра. Кроме того, на каждыйразряд приходится один элемент задержки, входящий в группу элементовзадержки 72, и один элемент ИЛИ, входящий в группу элементов ИЛИ 73, Величина задержки, которую обеспечивает элемент задержки В каждом разряде, устанавливается в соответствиис весовым значением двоичного разряда, т.е. для старшего разряда является максимальнсй и далее уменьшается по двоичному закбну,Входной .импульс с клеммы 74 по:тупает на входы двух элементов И,каждый из которых связан соответственно с единичным и нулевым выходами триггера старшего разряда регистра памяти, Если упомянутый триггер находится в состоянии ф 1,то входной сигнал проходит на входэлемента задержки, где задерживается, и далее через элемейт ИЛИ посту 15 пает на входы элементов И следующего разряда, Если же триггер старшего разряда находится в нулевом состоянии, то входной сигнал проходит через элемент И, связанный с нулевым20 выходом, минуя элемент задержки, идалее через элемент ИЛИ поступает вследующий разряд.В последующих разрядах прохождение сигнала осуществляется аналогич 35 но опйсанйому"выл;" а именно. еслитриггер в соответствующем разряденаходится в состоянии 1 ф, то сигнал прохо(ит через элемент задержки,а если - в состоянии ф 0, то минует ее. И так до достижения последнего разряда, Таким образом, на выходной клемме 75 имеется задержанный сигнал в соответствии"с кодом,записанным в регистре памяти, Далее35 с выходной клеммы 75 блока задержкисигналов задержанный сигнал подаетсяна выход преобразователя кода в частоту, а также на вход устройства сдви-,га Фазы, который сдвигает по фазесигналы из последовательности с час-.тотой Гэ, .Необходимость данного устройстваобусловлена тем, что для нормальнойкоррекции выходного сигнала недостаточно только одной задержки сигнала45 с выхода элемента И 17 преобразователя кода в частоту, так как, задерживаяпервый сигнал с выхода элемента И преобразователя, следующий сигнал с этого элемента И для получения50 требуемого периода необходимо будет;задерживать уже на удвоенную величину задержки и т,д что практическитрудно осуществить; Чтобы каждый,выходной сигнал неббходимо было задер 55 жать только на определенную величину,необходимо в момент выработки задержанного сигнала обеспечить йа входетретьего счетчика преобразователякода в частоту такойсдвиг по фазе60 импульсной последовательности Рчтобы задержанный импульс совпадалс одним из импульсов упомянутой последовательности.еОдин из вОзможных вариантов блока65 сдвйга"Фазы мбжет быть реализован наоснове последовательной цепочки элементов задержки, входы которых связаныс соответствующими входами элементовИ, на другие входы которых подаютсясигналы с выхода блока задержки сигналов. При поступлении сигнала с выхода блока задержки происходит егосовпадение с одним из задержанныхсигналов последовательности Г, ина выход одного из элементов Й проходит сигнал, который переводитсоответствующий триггер в результатечего открывается связанный с нимэлемент И для задержанных сигналов,Таким образом, устройство обеспечивает существенное повышение точности и расширение диапазона преобразования при одновременном увеличении быстродействия. Это обусловлено тем,что в устройстве осуществляется коррекция периода выходногосигнала на величину, зависящую отсоотношения а То и д Т, При этомсохраняется высокая точность пришироком изменении значений преобразуемых кодов, которая теперь уже независит от изменения частоты сигналов, подаваемых на входы второгосчетчика. увеличение быстродействияв данном случае обусловлено тем, чточастота Р, период которой определяет время записи сигналов с выходапервого счетчика во второй счетчик,может быть увеличена без ущербадля точности,Формула изобретения Преобразователь цифрового кода в частоту следования импульсов, содержащий три счетчика импульсов, два регистра памяти, три группы элементов И переноса, четыре триггера, . пять элементов И, выходную клемму, три элемента задержки, вход последнего из которых подключен к входу второго триггера, к первому входу пятого элемента И и к выходучетвертого элеМента И, а выход - к счетному входу третьего триггера; разрядные входы первого регистра памяти подсоединены к клеммам подачи входного кода, а его выхода связаны с первыми входами первой группы элементов И пеРеноса; вторые входы которых подключены к выходу первого счетчика, к входу первого триггера и к первому входу второго элемента А, а выходы - к разрядным, входам первого счетчика, счетный вход которого подсоединен к выходу первого элемента И, первый вход которого связан с клеммой подачи управляющего сигнала, а второй - с первой клеммой .подачи импульсов эталонной частоты; первый вход третьего элемента И подключен к второй клемме подачи импульсов 5 10 15 20 25 30 35 40 45 50 55 65 эталонной частоты, а другой его входсвязан с единичным выходом четвертого триггераф второй вход второго элемента И подключен к единичному выходу второго триггера, а выход - к счет.ному входу второго счетчика, разрядные выходы которого связаны с первыми входами второй группы элементов Ипереноса, вторые входы которых через второй элемент задержки связаныс клеммой подачи сигналов временногоинтервала, с входом установки в исходное состояние второго регистрапамяти, с первым входом четвертогоэлемента И и через первый элементзадержки - с входом установки в нульвторого счетчика импульсов; выходывторой группы элементов И переносаподключены к разрядным входам второго регистра памяти, разрядные выходыкоторого подсоединены к первым входам третьей группы элементов И переноса, выходы которых связаны с разрядными входами третьего счетчика;второй вход четвертого элемента Иподключен к единичному выходу первого триггера, а третий - к нулевому выходу четвертого триггера, входкоторого связан с выходом пятого элемента И, второй вход которого подсоединен к единичному выходу третьеготриггера, о т л и ч а ю ш и й с ятем, что, с целью повышения точностии расширейия диапазона преобразования с одновременным увеличениембыстродействия, в него введены блоккоррекции, блок задержки сигналов,блок сдвига фазы, пятый триггер,шестой элемент И, четвертый и пятыйэлементы задержки, при этом первыйвход блока коррекции подключен квыходу, первого счетчика, второй еговход - к первой клемме подачи импульсов эталонной частоты, третийвход - к второй клемме подачи импульсов эталонной частоты и четвертыйвход . - к клемме подачи сигналов временного интервала, а выход блок коррекции связан с первым входом блоказадержки сигналов, второй вход которого подключен к выходу шестого элемента И и через четвертый элементзадержки - к вторым входам третьейгруппы элементов И переноса,а выходк выходной клемме устройства и к первому входу блока сдвига фазы; второйвход блока сдвига фазы подсоединенк выходу третьего элемента И, а еговыход - к управляющему входу шестого элемента И и к счетному входутретьего счетчика, разрядные выходыкоторого связаны с входами шестогоэлемента И, третий вход второго элемента И подключен к единичному выходу пятого триггера, вход установкив 11 которого подсоединен черезпятый элемент задержки к выходу первого счетчика, а вход установки в0 - к ыине установки в 0второго счетчика,Источники информации,принятые во внимание при экспертизе 1, Авторское свидетельство СССР Р 360717, кл. Н 03 К 13/02, 05.04.71. 2, Авторское свидетельство СССР Р 282748, кл. Н 03 К 13/24, 25.11.68,