Устройство для исправления ошибок

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИН 51)5 Н 03 И 13/О ГОСУДАРСТВЕННЫЙ НОМИПО ИЗОБРЕТЕНИЯМ И ОТКРЫТПРИ ГКНТ СССР ени ш рете о н и х код ия оши асико бло во СССР1979.СССРО, 01,06.88 ент йст тем мер ми ИСПРАВЛЕНИЯ ОШИБОК тносится к аппарадискретных сообщений льзовано для исправ(54) УСТРОЙСТВО ДЛЯ(57) Изобретениетуре для приемаи может быть исп х ошибки ри одноосылок ОПИСАНИЕ ИЗОБРЕТЕНК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельс658764, кл. Н 04 Ь 7/06Авторское свидетельств9 1547079, кл. Н 03 И 13/ бок в избыточных кодах. Цель я - расширение области приутем обработки последователь"Устройство для исправлек осдержит пороговый блок 1, нтроля, регистры 3 и 4 и элес соответствующими связями, о может использоваться в сиседачи информации с неравнобластями распределения двоичалов, оно позволяет исправлять кодах с обнаружением ошибокначном приеме элементарных 1 ил.Изобретение относится к вычислительной технике и аппаратуре для приема дискретных сообщений, может бытьиспользовано для исправления ошибок визбыточных кодах.Цель изобретения - расширение области применения за счет обработки последовательных кодов.На чертеже представлена схема устройства для исправления ошибок.Устройство содержит пороговый блок1, блок 2 контроля, первый регистр,состоящий из триггеров 3.1-3.п, второй регистр, состоящий из триггеров 154.1-4.п, элемент И 5, вход 6 запуска устройства, контрольный выход 7устройства, информационные вход 8 ивыход 9 устройства и тактовый вход 10устройства. 20Пороговый блок 1 имеет три порогаприема. Первый выход порогового блокавыдает сигнал о пороге решения междуобластями распределения сигналов,например, по критерию идеального наблюдателя, второй выход выдает единичный сигнал, если второй сиГнал находится в области псевдоошибок. Такимобразом, в первый регистр записывается принимаемая кодовая комбина"ция, а во второй регистр - неуверенно принятые разряды,Блок 2 контроля выдает сигнал оналичии искажения в кодовой комбинации и может быть реализован аналогично известному. В случае, если принимается кодирование на четность, тоблок 2 контроля представляет собойи-входовой сумматор по модулю два.Элемент И 5 служит ключом, на первый 40вход которого подается импульс послеприема очередной кодовой и-разряднойкомбинации, при наличии ошибки элементИ 5 срабатывает, Контрольный выход 7выдает ошибку, если во втором регистре более одной "1", Цля данного метода принимается условие, что вероятность приема двух и более неуверенныхразрядов совместно с возникновениемошибки мала.50Устройство работает следующим образом,Пусть в системе передачи цифровойинформации используется, например,код с проверкой на четность. В результате передачи кодограммы из и разрядов произошла однократная ошибка,причем согласно области распределения сигналов она перешла в областьпсевдоошибок. Блок 2 контроля выда-,ет сигнал о наличии ошибки, которыйпроходит через элемент И 5 и даетразрешение на инвертирование искаженного разряда в первом регистре, Послеэтого исправленная кодовая комбинация считывается через выход 9 устройства. В случае, если комбинация искажена, о чем свидетельствует блок 2контроля, а символов, принятых в области псевдоошибок, нет, то исправление не производится и комбинацияотбраковывается.Формула изобретенияУстройство для исправления ошибок,содержащее пороговый блок, блок контроля, первый регистр и элемент И, причем информационный вход устройствасоединен с входом порогового блока,первый выход которого соединен споследовательным входом первого регистра, выходы разрядов которого соединены с соответствующими входами группы блока контроля, вход запуска устройства и выход блока контроля соединены соответственно с первым и вторымвходами элемента И, последовательныйвыход первого регистра является информационным выходом устройства, о тл и ч а ю щ е е с я тем, что, с целью расширения области применения засчет обработки последовательных .кодов,оно содержит второй регистр, причемвторой выход порогового блока соединен с последовательным входом второго регистра, выходы разрядов которогосоединены со счетными входами соответствующих триггеров первого регистра, вход разрешения инвертирования которого соединен с выходом элемента И, сигнальный выхоц второго регистра является контрольным выходом устройства, тактовый вход которого соединен с входами разрешения сдвига первого и второго регистров.