Устройство для мажоритарного выбора сигналов

19278 А СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ЯО,51)5 Г 06 Р 11 18 6 ЙИ 3:,РЫ;".ЛЙ ) НИЕ ИЭОБРЕТЕНИ О 2информации. Цель изобретения - повышение достоверности функционирования устройства при работе с измерительной информацией, Устройство содержит регистры сдвига вправо, блок вычисления среднего значения,- дешифратор, коммутатор, мультиплексор, счетчик адреса, триггеры, генератор импульсов, мажоритарный элемент, сумматоры по модули два, блоки элементов И, элементы ИЛИ, одновибратор, регистр хранения кода. Сущность йзобретения заключается в повышении достоверности и точности функционирования устройства путем раздельной обработки старших разрядов кодовых сообщений 1 старших разрядов измерительной информации и младших разрядов кодовыхсообщений, которые в одном цикле измерения могут отличаться в каналах вследствие различных значений случайных ошибок, а также путем анализа результата проверок на четность.З илТк РИТАРНОГ тся к автома м ик построематичес псенной точноемэх обработки и измерительной го выбора кцнональная среднего эн циональная сУстройстЬдра сигналстры 1-4 сдления средк6, коммутатсчетчик 9 аления, генернтарний эл15 по модул ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ. И ОТКРЫТИЯМПРИ ГКНТ СССР АВТОРСКОМУ СВИДЕТЕЛЬС, тике и вычислительнойжет быть использованонии резервированных асистем управления повсти, например, в систи передачи служебной Изобретение относится к автоматике и вычислительной ".ехнике и может, быть использовано при построении резервированных автоматических систем управления повышенной точности,; в частности в системах обработки и передачи измерительной информации.Цель изобретения - повышение достоверности функционирования устройства при работе с измерительной информацией.На фиг.1 представлена функциональная схема устройства дпя мажоритарсигналов; на фиг.2 - фунсхем блока вычисления"-Ф ачения; на фиг.З - функ- .хема счетчика адреса. во для мажоритарного выв (фиг.1) содержит регивнга вправо,. блок 5 вычисего значения, дешифратор ор 7, мультиплексор 8, дреса, триггер 10 управратор импульсов 11, мажоемент 12, сумматоры 13 в два, блоки 16-18 зле 1619278ментов И, элементы ИЛИ 19-21, счетный триггер 22, одновибратор 23, регистр 24 хранения кода, информацион"ные входы 25-27, вход 28 запуска,вход 29 остановя, сумматор 30 по модулю два, элемент ИЛИ 31, информационный выход 32, выход 33 сигналаошибки.Блок 5 вычисления среднего. значения (фиг.2) содержит сумматор 34 иблок 35 памяти,Счетчик 9 адреса (фиг.3) содержитсчетчик 36 тактов, генератор 37 констант, схемы 38, 39 сравнения.15Регистры 1-3 сдвига предназначеныдля приема, хранения и выдачи младших разрядов измерительных частейвходных последовательностей, каждаяиз которых содержит В разрядов. Запись информации в регистры 1-3 осуще"ствляется за П тактов по заднемуфронту синхроимпульсов, поступающихс выхода 11.1 генератора 11 при наличии единичного сигнала на входе 25Ч (формируется на единичном выходетриггера 22),Регистр 4 сдвига предназначендля приема, хранения и выдачи мажоригарных разрядов служебной части стар"ях разрядов измерительной частивходных последовательностей (С разря-дов). Запись информации в регистр 4производится эа С тактов синхроимпульсами, поступающими с выхода 11. 1генератора 11 при наличии единичного сигнала на выходе Ч, которыйформируется на нулевом выходе триггера 22,Блок 5 вычисления среднего значения определяет среднее арифметическоезначение флуктуирующей части параметра, записанное в регистры 1-3 иудовлетворяющее критерию четности.Значения параметров, удовлетворяющие критерию четности, поступают навходы сумматора 4. Сумма значенийпараметра поступает на входы младших разрядов адреса блока 35 памяти,средний разряд адреса формируетсяэлементом ИЛИ 19, Он равен нулю, ес 50ли все три значения параметра удовлетворяют критерию четности, и равенединице, если одно иэ значений параметра не удовлетворяет критерию четности, а вместо него на входы блока5 поступает нулевой код.В ячейки блока 35 памяти с нулевым значением старшего разряда записаны средние значения, соответствующие значению кода адреса, деленному на три. В ячейки блока 35 памяти записаны средние значения, соответствующие значении кода адреса (без старшего разряда), деленному на два.Таким образом, на выходе 5,1 блока 5 формируется среднее значение параметра из двух или трех значений параметра, поступающих на входы, а на выход 5,2 блока 5 поступает выходной сигнал сумматора 34 .Дешифратор 6 преобразует сигналы, формируемые сумматорами 13-15 по модулю два и свидетельствующие об искажении информационных частей входных последовательностей, и выдает сигналы, управляющие процессом их обработки. Сигнал на выходе 6,0 свидетельствует об отсутствии искажений, сигналы на выходах 6.1, 6.2 или 64 - аб искажении одной из трех последовательностей, сигналы на выходах 6,3, 6,5 или 6.6 - об искажении одной из трех последовательностей, сигнал на выходе 6.7 - об искажении всех трех информационных частей вход" ных последовательностей.Коммутатор 7 коммутирует на информационный вход регистра 24 результат обработки информационных частей трех входных последовательностей. При нулевом сигнале на его управляющем входе на выход поступает код с выхода 5, 1 блока 5, что соответствует усредкению значений неискаженньх последа" вательностей, а при единице на управляющем входе на выход поступает код с выхода 5.2 блока 5, который совпадает с кодом единственной неискаженной входной последовательности,Иультиплексор 8 преобразует параллельный код, поступающий с выхода регистра 24 в последовательный. Выходной сигнал появляется только при наличии синхроимпульса на входе Ч, На адресный вход мультиплексора 8 пода" ется код с выхода 9. 1 счетчика 9, по которому последовательна выбираются, сначала разряды первой части выходнЫ последовательности а потом второй части.Счетчик 9 формирует адресные коды на вход мультиплексора 8 и отсчитывает длину первой (С разрядов) и второй (Л разрядов) частей последовательностей, выдавая импульсы на выходах 9,2 и 9.3 соответственно, 11 а5 16192заднему фронту сикхрокмпульса с выхода 11. 1 генератора 11 содержимоесчетчика 36 тактов увеличинается наединицу. Генератор 37 констант формирует двоичные коды чисел С и С+Э,которые на схемах 38 и 39 соответственно сравниваются с выходным кодом счетчика 36 тактов, При сонпадении этих ходов по сигналу с выхода11.2 генератор 11, поступающему науправляющие входы Ч схем 38 и 39сравнения, на их выходах формируютсяимпульсы, поступающие ка выходы 9.3и 9.2 соответственно.15Триггер 1 О управляет работой генератора 11. Он устанавливается вединицу;игналом "Пуск", поступающимна вход 28 устройства и соответствующим началу первой входной последовательностк. Сброс триггера 1 О в"0" осуществляется по сигналу, поступающему на вход 29 устройства.Генератор 11 формирует на выходах11,1 и 11.2 две последовательности 25синхроимпульсов, сдвинутых одна относительно другой. Он функционирует при наличии единичного сигналана его управляющем входе (с выходатриггера 10).30Мажоритарный элемент 12 формирует служебную часть и старшие разрядыизмерительной части вьгходной последовательности путем поразрядного мажоритирования служебных частей входных последовательностей.Сумматоры 13-15 по модулю дваосуществляют контроль ка четкостьпоступающих на входы 25-27 младшихразрядов измерительных частей входных последовательностей после записиих в регистры 1-3 соответственноПри нечетном числе единиц в информационной части последовательности навыходе элемента 13 (14, 15) формируется единичный сигнал,Группы элементов И 16-18 разрешают поступление на информационныевходы блока 5 информационных частейвходных последовательностей, есликонтроль на четкость не обнаружилих искажения. Для этого на их инверсные входы подается сигнал с выходовэлементов 13-15 соответственко.Элемент ИЛИ 19 формирует сигналоб искажении одной из трех, а эле 55мент ИЛИ 20 - двух из трех, поступивших в регистры 1-3 информационныхчастей входных последовательностей 78 6Элемент ИЛИ 1 формирует сигналы на счетный вход трит гера 22 при переходе устройства от одного подцикпа к другому. Триггер 22 формирует сигналы, управляющие приемом первой (единицы на инверсном выходе) и второй единица на прямом выходе) частей входных последовательностей,Одконибратор 23 формирует импугьс сброса счетчика 9 по окончании цикла приема выдачи) последовательности и запись в регистр 24 результата обработки поступивших в течение цикла на входы 25-27 входных последовательностей.Регистр 24 предназначен для приема, хранения и выдачи сформированной выходной последовательности (С+И разрядов), а также для хранения и выдачи на выход 31 устройства сигнала ошибки об искажении выходной последовательности.Сумматор 30 по модулю дна осуществляет контроль на четность мажоритарной последовательности служебной и старших разрядов измерительной частей входных кодовых сообщений. При нечетном числе единиц в .этой части сообщения на выходе элемента 30,формируется единичный сигнал.Элемент ИЛ 11 31 формирует единичный сигнал при окончании первой части сообщения и при окончании второй части сообщения, который использует" ся для передачи триггера 22Устройство работает следующим образом. Я исходном состоянии все элементы памяти устройства установлены внулевое состояние. Цепи установки в исходное состояние на фиг.1-3 не показаны, В блоке 35 памяти записаны коды, соответствующие среднему арифметическому зкачению флуктуирующей части параметра, поступающему на входы сумматора 34.О начале цикла обработки входных последовательностей сигнализирует импульс, поступающий на вход 28 устройства.Он устанавливает в единичное состояние триггер 10, который своим единичным сигналом запускает генератор 11. Генератор начинает формирование последовательностей импульсов на выходах 11. 1 и 11,. Так как триггер 22 находится в нулевом состоянии, то единичный сигнал с его ккверско 161927810 15 30 го выхода разрешает запись информации н регистр 4.Старшие разряди входных последовательностей, соответствующие служебным и старшим разрядам измерительных частей сообщения, поступающим на входы 25-27 устройства мажоритируются на элементе 12 и поступают на вход 0 регистра 4 сдвига вправо. Зались значений разрядов в регистр 4 осуществляется по заднему фронту синхроимпульсов, поступающих на вход С. По ; прохождении С тактов в регистре 4 запишется результат мажоритирования служебных и старшихразрядов измерительных частей входных последовательностей. По очередному импульсу с выхода 11,2 генератора 11 на выходе 9. 1 счетчика 9 появится единичный импульс, который, пройдя через элемент ИЛИ 21, задним фронтом переключит триггер 22 в единичное состояние. При этом регистр 4 по управляющему входу будет закрыт, а регистры 1-3 единичным сигналом с прямого выхода триггера 22 откроются.В результате последующие Й импульсов входных последовательностей, определяющие младшие разряды измерительной инАормацни, подверженнойАлуктуациям, будут со входов 25-27 записываться соответственно в ре" гистры 1-3.После записи полной входной последовательности в регистры 1-4 с выходов последних записанная инАормация будет проверяться соответственно сумматорами 13-15 и 30 по модулю два, на четность. Если в одном или нескольких регистрах из числа 1-3 контроль информации на четность не выполняется, то соответствующий сумматор выдает единичныйсигнал на инверсный вход соответствующего элемента И из числа 16-18. При этом иска" женная инАормация с соответствующего регистра на вход блока вычисления среднего не поступает. Одновременно результаты контроля на четкость информации в каждом иэ регистров 1-3 поступают с выходов элементов 1618 в виде трехразрядного кода на входы дешиАратора 6, выходы которого соот ветствующим образом подключены к элементам ИЛИ 19, 20 и 31. Ясли ошибка по нечетности обнаружена в одном канале, то единичный сигнал появит ся на выходе элемента ИЛИ 19, если в двух каналах, то на выходе элементаИЛИ 20, если во всех трех каналах,то на выходе элемента ИЛИ 31. Если ошибки нет, то на выходах всех элементов ИЛИ 19, 20 и 31 присутствуют нулевые сигналы,Если ошибки в каналах не обнаружено, то в вычислении среднего значения участвует инАормация со всехтрех регистров 1-3. При этом с выхо.дов элементов И 16-18 она поступает на сумматор 34 блока 5 вычислениясреднего значения. Полученная суммав качестве адресного кода поступаетна вход элемента 35 памяти,. При этомстарший разряд адреса, снимаемый свыхода элемента ИЛИ 19,равен нулю,т.е. обращение будет производиться к области памяти, в которой хранятся средние значения параметра, полученные при делении суммы на три. Полученное среднее значение флуктуирую" щей части измеряемой величины с выхода 5, 1 блока выделения среднего через открытый коммутатор 7 поступит на вход й регистра 24 для записи в качестве младших 1 азрядов обработанного сообщения.Если в процессе контроля на четность будет обнаружена ошибка в одном из каналов, то появится единичный сигнал на выходе элемента ИЛИ 19, этот сигнал в качестве старшего разряда адресного кода поступит на элемент 35 памяти блока 5 вычисления среднего. При этом обращение проходитк области памяти, где хранятся средние значения из двух входных величин.Полученное среднее значение, как впредыдущем случае, будет передаваться на входи Прегистра 24.При обнаружении ошибок сразу вдвух каналах единичный сигнал с выхода элемента ИЛИ 20 откроет вторуюполовину коммутатора 7 и на входыР регистра 24 будет с выхода 5.2 бло.,ка 5 вычисления среднего поступатьинАормация непосредственно с тогоканала, в котором не обнаружена ошибка, минуя элемент 35 памяти,Если ошибки обнаружены во всехтрех регистрах 1-3 либо в первой,мажоритарной, части сообщения, тоединичный сигнал поступит с выходаэлемента ИЛИ 31 на вход Эд специального разряда ошибки регистра 24. Запись обработанного сообщения в регистр 24 осуществляетсяпо заднемуИмпульс с выхода одновибратора 23, который свидетельствует об окончании приема очередной последовательности, сбрасывает счетчик 9 в нулевое состояние, тем самым подготавливая устройство к приему следующей входной последовательности. При приеме следующей входной последовательности производится выдача через мультиплексор 8 на входы устройства 32 предыдущей последовательности. При этом счетчик 9 формирует на своих выходах 9.1 адрес позиций последовательного кода выходной последовательности и они поочередно считываются через мультиплексор 8 с информационных выходов регистра 24. Чтобы мультиплексор 8 был закрыт во время изменения состояния счетчика 9, он синхронизирован по управляющему входу 40 9 16192фронту импульса одновибратора 23, который срабатывает при появлении импульса на выходе 9.3 счетчика 9,Схема счетчика 9 приведена наЬиг,3. Он работает таким образом, что5импульсы с выхода 11.1 генератора 11поступают на счетный вход счетчика36, при этом на информационных входахсчетчика изменяется код адреса позиций разрядов входной последовательности. Этот код поступает на два элемента 38 и 39 сравнения.На второйвход элемента 39 сравнения поступаетс генератора 37 констант величина С,с, определяющая длину мажоритируемойчасти входной последовательности, ана второй вход элемента 38 сравнения,с генератора 37 констант поступаеткод величины С+4, определяющий длину .20всей входной последовательности, Единичные импульсные сигналы на выходахэлементов 38 и 39 сравнения появляются тогда, когда содержимое счетчика 36 становится равным соответствующей константе и при наличии сдвинутого импульса генератора 11 с еговыхода 11,2. При этом временнойсдвиг между импульсами с выходов 11.1и 11.2 должен быть больше, чем время срабатывания счетчика 36, и больше, чем время переходных процессовв комбинированных элементах каналовобработки сообщений (сумматоров 1315 по модулю два, элементов И 16-18,дешифратора 6, элементов ИЛИ 19, 20и 31, блока 5 вычисления среднего икоммутатора 7). 78 13импульсами с выхода 11.2 генератора 11.При ошибочной информации, записанной в регистре 24, внешнее устройство (приемник информации) извещает об этом по выходу 33 устройства единичным сигналом с выхода специального разряда ошибки П регистра 24.Формула изобретенияУстройство для мажоритарного выбора сигналов, содержащее мажоритар ный элемент, первый-четвертый реги" стры сдвига, первый и второй элементы ИЛИ, первый блок элементов И, дешифратор, блок вычисления среднего значения, мультиплексор, одновибратор, счетчик адреса, генератор импульсов и триггер управления, единичный вход которого подключен к входу запуска устройства, нулевой вход - к входу останова, а выход - к входу запуска генератора импульсов, первый выход которого соединен с синхровходами первого-четвертого регистров сдвига и счетным входом счетчика адреса, вход управлениясчетом которого подключен к второму выходу генератора импульсов, а вход установки в "О" - к выходу одновибратора, вход которого и первый вход первого элемента ИЛИ соединены с первым выходом счетчика адреса, второй выход которого подключен к второму входу первого элемента ИЛИ, а третий выход - к адресному входу мультиплексора, выход которого является информационным выходом устройства, первый-третий иНформационные входы устройства соединены с одноименными информационными входами первого-третьего регистров сдвига и соответствующими входами мажоритарного элемента, выход которого подключен к информационному входу четвертого регистра сдвига, первый и второй выходы дешиЬратора соединены с одноименными входами второго элемента ИЛИ, о т - л и ч а ю щ е е с я тем, что, с целью повышения достоверности функционирования устройства при работе с измерительной информацией, в него вве. дены второй и третий блоки элементов И, первый-четвертый сумматоры по модулю два, третий и четвертый элементы ИЛИ, коммутатор, регистркоторого подключен к выходу первого элемента ШП 1, прямой выход - к входам управления сдвигом первого-третьего, а инверсный - к входу управления5 сдвигом четвертого регистров сдвига, вьюоды первого-третьего регистров сдвига соединены с первыми входами одноименных блоков элементов И и входами одноименных сумматоров по модули два, выходы которых подключены к соответствующим входам деши 4 ратора и вторым входам одноименных блоков элементов И, выходы которых подключены к соответствующим информационным входам блока вычисления среднего значения, вход управления количеством уср ддняемьх сигналов которого соединен с входом второго элемента И, а выход - с группой инАор- щ мационных входов коммутатора, управляющий вход которого подключен к выходу третьего элемента ИЛИ, а вы,ход - к группе информационных входов младших разрядов регистра хранения 25 кода, информационные входы которогосоединены с инАормациоными входамимультипл"ксоря вход блокировки которого подключен к второму выходугенератора импульсов, группа выходов четвертого регистра сдвига соеди"иена с группой инАормационных входовстарших разрядов регистра хранения кода и входом четвертого сумматора помодулю два, выход которого подключенк первому входу четвертого элементаИЗБ, второй вход которого соединенс третьим выходом дешиАратора, а выход - с входом дополнительного разряда ошибки регистра хранения кода,выход которого является выходом ошибки устройства, синхровход регистрахранения кода подключен к выходуодновибпатора, четвертый выход деширатора соединен с третьим входомвторого элемента ИЛИ,а пятын, шестой и седьмой выходы дешифратора подключены к соответствующим входам третьего элемента ИЛИ,Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 10 Заказ 49 Тираж дВНИИПИ Государственного комитета по113035, Москва, ЖПодписноеобретениям и открытиям при ГКНТ СССРаушская наб., д. 4/5в