Кодирующее устройство последовательного приближения

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистическихРеспублик о 1966885(51) М. Нп.з Н 03 К 13/02 с присоединением заявки Мо -Государственный комитет СССР по делам изобретений и открытий(54) КОДИРУКГЦЕЕ УСТРОЙСТВО ПОСЛЕДОВАТЕЛЬНОГО . ПРИБЛИЖЕНИЯ Изобретение относится к импульсной технике и может быть использовано в системах связи и электронной коммутации.Известно кодирующее устройство последовательного приближения, содержащее генеоатор тактовых импульсов, выход которого через блок управления соединен с входами цифроаналогового преобразователя, выход которого соединен с входом компаратора, выход которого соединен с управляющим входом блока управления, а выход источника опорного напряжения соединен с опорным входом цифроаналогового преобразователя 1.Недостатком устройства является низкая точность преобразования.Известно кодирующее устоойство последовательного приближения, содержащее блок ввода информации, выходы которого соединены с входами комйаратора, параллельно входам компаратора подключены два диода, включенных встречно-параллельно, входы компаратора соединены с выходами двух блоков эталонов, а выходс входом блока управления, первый и второй выходы которого соединены с установочным и управляющим входами регистра последовательнсгоприближения, третий выход соединен5с управляющими входами двух кожутаторов, разрядные входы которыхподключены к разрядным выходамрегистра последовательного приближения, а разрядные выходы к разрядным входам блоков эталонов 2 1.Недостатком устройства являе 1- ся низкая точность преобразования.Цель изобретения - повышениеточности преобразования.Указанная цель достигаетсятем, что в кодирующее устройствопоследовательного приближения,содержащее блок ввода информации,первый выход которого соединенс первым входом.компаоатора,выходом первого блока эталонов, анодом первого и катодом второго диодов, второй выход - с вторым входом компаратора, выходом второгоблока эталонов, катодом первого25 и анодом второго диодов, выход компаратора соединен с первым входомблока управления, первый и второйвыходы котооого соединены с убтановочным и управлякхаим входами регист 30 ра последовательных приближений, тактовий вход которого соединен с вторым входом блока управления, введен дополнительный регистр последовательных приближени ., тактовый вход которогю соединен с вторым ,входом блока управления, упоавляю щий и установочный входы - с третьим и первым выходами блока управления, а разрядные выходы - с разрядными входами второго блока эталонов, причем разрядные выходы ре гистра последовательных приближений соединены с разрядными входами первого блока эталонов.На фиг. 1 приведена структурная электрическая схема устройства, 15 на фиг. 2 - структурная электрическая схема блока управления.Устройство содержит блок 1 ввода информации, компаратор 2, диоды 3 и 4, блоки 5 и 6, эталонов, блок 7 управления, регистры 8 и 9 последовательных приближений.Блок 7 управления (фиг.2) содержит делитель 10 частоты, блок 11 выделения импульса установки, инвертор 12, формирователь 13 кода, входы 14 и 15 и выходы 16-19. Входы 20 и 21 являются входами компаратора 2.Входное напряжение поступает на блок 1, который осуществляет преобразование синфазного входного сигнала в дифференциальныйОДля осуществления процесса последовательного приближения к входам компаратора 2 через диоды 3 и 4 подключаются одновременно эталонные напряжения от бло ков 5 и 6. Блок 7 формирует управляющие сигналы для работы регистров 8 и 9. Так как параллельно входам компаратора 2 подключены диоды, диапазон изменения напряжения на компараторе 4 О 2 не может превысить величины падения напряжения на диоде. Это позволяет упростить компаратор и повысить точность преобразования.45Регистр 8 синхронизируется однофазной последовательностью тактовых импульсов,которые приходят на входсинхронизации (" такт" ), и выходы изменяют свое состояние с приходомположительного фронта импульса синхронизации. Регистр 8 имеет вход запуска("уст".) при наличии уровня логического нуля, на котором синхроннос импульсом синхронизации все разрядные выходы, кроме старшего, устанавли,ваются в состояние логической единицы, а старший разрядный выход - всостояние логического нуля.Это состояние регистра 8 сохраняется независимо от следующих импульсов синхронизации до тех пор,пока состояние на входе запуска( "уст" ) не изменится на логическуюединицу, что дает возможность схеменачать процесс последовательного65 приближения. Регистр 9 работает аналогичным образом.В процессе последовательного приближения, синхронно с импульсом синхронизации, данныеимеющиеся на входе фупр".,поступают на старший разрядный выход, в это же время следующий разрядный выход переходит в состояние логического нуля, На следующем такте синхронизации данные поступают на,следующий по старшинствуразрядный выход (сигнал на старшемразрядном выходе уже не изменяется до конца процесса приближения).После установки всех разрядныхвыходов новый цикл последовательного приблнжения может быть начатподачей уровня логического нуля навход запуска, после чего сбрасываются все разрядные выходы, и вновьначинается процесс приближения.Блоки 5 и .б построены таким образом, что появление логического нуляна одном из разрядных выходов ре"гистров 8 и 9 приводит к появлениюна выходах блоков 5 и б эталонногонапряжения, соответствующего данному разряду.Появление логической .единицына одном из разрядных выходов ре"гистров 8 и 9 приводит соответственно к выключению этого разряда.Блок 7 предназначен для формирования сигналов упоавления и установки регистров 8 и 9, а также для формирования выходного кода.Импульс установки, поступающийна выход 18 блока 7, формируется изпоследовательности импульсов тактовой частоты с помощью делителя 10и блока 11. Этот импульс появляетсяодин раз за время одного процессаприближения. Делитель 10 имеет коэффициент деления не меньший, чем число ра з рядов, кодиров ания.Сигнал управления регистром 9,поступающий на выход 1 б,.блока 7 является выходным сигналом компаратора 2, приходящим на вход 15 блока 7.Сигнал управления регистром 8,поступающий на выход 17 блока 7,является проинвертированным выходнымсигналом компаратора. Инверсия выходного сигнала компаратора 2 осуществляется с помощью инвертора 12.Блок 7 осуществляет также получение.выходного сигнала, поступающегона выход 19 блока 7, в. натуральномдвоичном коде.Получение выходного сигнала в натуральном двоичном коде осуществляется с помощью формирователя 13,Работа формирователя 13 заключается в следующем.Синхронно с окончанием импульсаустановки с выхода блока 11 определяется знак кодируемой выборки.Если кодируемая выборка положительде 21, то К=1 (К=.О), а это означаг,что в соответствии с алгоритмом работы блока 7 и регистров 8 и 9, старшийразряд блока 5 должен остаться включенным до конца процесса приближения, 5 а старший разряд блока 6 должен бытьотключен. Данный тактовый интервал является моментом определения знакакодируемой выборки входного сигнала,а значение переменной К=1 означает, 10 что данная выборка положительна.В следующий тактовый интервал с приходомположительного фронта тактовой час- (тоты регистры 8 и 9 выдают командуа включение следующего по старшинст ву разряда блоков 5 и б, при этомнапряжения И и И соответствен 1 я.но равны1): О -Ц =1-Дд=2 д =-44 д;т ъ з -. 11 о зьф:О -О =-4-дд=-Ъ ФДсъ э 2. 4И= О- о: -4 д-("3 д)= д.25 При этом К=О ( К=1), следовательновторой разряд блока 5 должен быть.отключен, а второй разряд блока бостаться включенным на весь периодпроцесса приближения.В третьем тактовом интервале З 0 подключаются младшие разряды обоихблоков 5 и б и напряжения Ии ИЪ Эсоответственно равны О фО -0 =1-ДД-Ь=- 4 Дь зс з 435Оа О -О =-4- Дд-д-.-44 Д;2. сй вг, 4э,оо -о=-ь-д-(-Фд)=4 д440 Прц этом К=1 ( К=О). После получениярезультата сравнения компаратора 2младший разряд блока .5 остаетсявключенным, а блока б - выключается и напряжения О 4 и ц 4 соответственк45 но равны Ис 4 1 3/4 ь,Ис = 1 3/4 д,В первом такте процесса последова/) )фэтельного приближения на входы :уст. регистров 8 и 9 подается уровень логического нуля, и с приходом положительного фронта тактовой частоты на 50 входы "такт." регистров 8 и 9 старшие разрядные выходы этих регистров устанавливаются в состояние логического нуля, включая тем самым старший разряд в обоих блоках 5 и б. При этом напряжения Ц й Ина входах: 20 и 21 компаратора 2 определяются следующим образомО =о -0=1 д-,4 д:-Охф ОсгзОр= 44 Д-Фд"- 54 д01 О-О =-2 -д-(-5-д)=Ъ д1 1 4 ЪЬ 1 1 4 4Так как напряжение на входе 20 компа- ратора 2 превышает напряжение на вхоП и этом К=1 1 К=О). Этот последри эний этап процесса последовательног оприближения необходим для полученияшага квантования устройства равногоД.Процесс уравновешивания заканчится выходной код, полученный вваесоответ"соответствии с алгоритмом, соо 60 ствует двоичному числу 1011.Кодирование отрицательных выборок входного сигнала происходит аналогичным образом, а выходно дразуется с помощью соответствующих дЯ узлов блока 7. на, то выходной сигнал компаратора 2 поступает на выход 16 блока 7 непосредственно, если же выборка отрицательна - то с выхода инвертора 12.В процессе уравновешивания работа отдельных блоков устройства и их взаимодействия осуществляютсяследующим образом.Чроцесс уравновешивания рассматривается для четырехразрядного кодирующего устройства. Введены следующие обозначения:, К - логическаяпеременная, принимающая значение логический ноль ( в дальнейшем К=О) если выходной сигнал компаратора 2 соответствует, логическому нулю, или логичес:.ая единица(в дальнейшем К=1 если выходной сигнал компаратора 2 соответствует логической единице, логическая переменная К обозначает инверсию, логической переменной К, Ц;ф,Иг напряжения на входах 20 и 21 компаратора в-м такте после-. довательного приближения, И -И"-.И- дифференциальное Напряжение на входе компаратора 2 в 4-м такте последспате.ьного приближения, И И"- выходные напряжения блоков91эх5 и 6 в 4-м такте последовательного приближения.Блоки 5 и б имеют эталоны со следующими значениями: д 2 д, 4 д где величина 4 д " соответствует эталону старшего разряда, а Д - соответственно младшего. В этом случае максимальная величина выборки кодируемого сигнала 0 =8 д.Предположим, что велсйчина выборки сигнала, действующего на входе блока 1 И = 3 1/2 д, тогда напря 8 Хжения Ии И,действующие на входах 20 и 21 комйаратора И, определяются следующим образом: О 4 О О 4 -.-дд-д=-3 д3С И 4з0 сд Оэ 2 =-14 ддфдО 4 = О+ - о+: - 3- д-(-3-др д.ъ 41 2 Ф 4Формула изобретения Кодирующее устройство последовательного приближения, содержащее блок ввода информации, первый выход которого соединен с первым входом компаратора, выходом первого блока эталонов, анодом первого и катодом второго диодов, второй выход - с вто" рым входом компаратора, выходом второго блока эталонов, катодом первого и анодом второго диодов, выход компаратора соединен с первым входом блока управления, первый и второй выходы которого соединены с устано-.- вочным и управляющим входами регистра последовательных приближений, так" товый вход которого соединей с вторым входом блока управления,о тл и ч а ю - ещ е е с я тем, что, с целью повышения точности преобразования введен дополнительный регистр после- о довательных приближений, тактовыйвход которого соединен с вторым входом блока управления, управляющийи установочный входы - с третьими первым выходами блока управления,а разрядные выходы - с разряднымивходами второго блока эталонов, причем разрядные выходы регистра последовательных приближений соединеныс разрядными входами первого блока 10 эталонов. Источники информации,принятые во внимание при экспертизе1. Бахтияров Г.Д, Аналого-цифро 15 вые,преобразователи, И., "Сов.радио",1980, с, 30, рис.2.22. Аналого-циФровое оборудованиеИКМД. Сборник рефератов НИОКР,реферат Г 30366, 76,А.Т. 01.13 б 7,20 серия АТ, вып. 2, 1976, с. 10966885 Составитель А.Титоведактор Л.Алексеенко ТехредЗ.Бабинец Хорректор М.Демч с д 4/5 Филиал П 13 П фПатентф, г. Ужгород, ул. Проектная, 4 каз 7900/76ВНИИПИио лел113031 Тираа 95 сударственно м азобретени Москва, ЖПод го комитета ССС и открытий