Устройство программного управления

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХ СЭ 01 РЕСПУБЛИК 11 с 1 С Об ТЯ1 4 рования унщик,.В.федот СССР 1982.ССР1985. УПРАВ ретью гр ервый 34 ервую 36 УДАРСТВЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ИСАНИЕ ИЭОБР ВТОРСКОМУ СВИДЕТЕЛЬСТ(71) Институт проблем моделив энергетике АН УССР(57) Изобретение относится к цифровым вычислительным машинам для прог раммного управления и может быть ис пользовано при построении специализированных вычислительных устройствдля 4 ормирования последовательностикоманд применительно к приводам станков с программным управлением. Цельизобретения - расширение области применения, Цель достигается за счетформирования последовательности команд, которые представляют собой сетевую структуру. Устройство содержитс первого по пятый блоки 1-5 памяти,с первого по четвертый регистры 6-9,кольцевой регистр 10, первый 11 ивторой 12 счетчики импульсов, спервой по девятую группы элементовИ 13-21, с первого по девятый элементы И 22-30, с первой по т уппы элементов РШИ 31-33, п ивторой 35 элементы ИПИ, п и418710вторую 7 схемы сравнения, с первого и вторую 44 группы триггеров и блокпо пятый триггеры 38-42, перную 43 45 синхронизации.ил.Изобретение относится к цифровым вычислительным машинам для программного. управления и, с точки зрения конструкции вычислительного устройства, может быть использовано при построении специализированных вычислительных устройств для осуществления Формирования последовательности команд применительно, например, к приводам станков с программным управлением.Целью изобретения является расширение области применения устройства за счет формирования последователь,ности команд, которые представляютсетевую структУРУ.На чертеже приведена схема предлагаемого устройства.Устройство содержит первый, второй, третий, четвертый и пятый блоки 1-5 памяти, первый, второй, третий и четвертый регистры 6-9, кольцевой регистр 10, первый 11 и второй 12 счетчики импульсов, первую, вторую, третью и четвертую группы элементов И 13- 16, пятую, шестую, седьмую, восьмую и девятую группы элементов И 17 1718 8,ф 191 19 20 20 йф 21 21 д, с первого по девятый элементы И 22-30, первую, вторую и третью группы элементов ИЛИ 31-33, первый элемент ИЛИ 34, второй элемент ИЛИ 35, первую 36 и вторую 37 схемы сравнения, первый, второй, третий, четвертый и пятый триггеры 38-42, первую и вторую группы триггеров 43,-43 н и 44"44, блок 45 синхронизации, первый 46 и второй 47 элементы НЕ, де" шифратор 48 кода, первый. 49.и второй 50 входы условий, вход 51 пуска, первые и вторые выходы кода операций 52,-52, 53,-53. Устройство работает следующим образом.В исходном состоянии, перед решением задачи регистры 6-9, счетчики 11 и 12 и кольцевой регистр 10 обнуляются, а триггеры 43,-43, 441-44 и 38-42 устанавливаются в нулевое состояние.Исходными условиями для устройст на в задаче формирования последовательности команд, которые представляют сетевую структуру, например для управления приводами станка является мультиграф, определяющий последовательность работы приводов. Конфигурация мультиграфа отображает последовательность выполнения15 технологического процесса, в еговетви отображают отдельные операцииуказанного процесса. При этом ветвимежду двумя смежными вершинами мультиграфа отображают операции, которые20 должны выполняться одновременноВер.шины и ветви мультиграфа номеруются.На основании условий выполнения технологического процесса каждой ветвимультиграфа кроме номера приписывают25 следующие параметры: вес - продолжительность работы привода, знак - нап.равление работы привода и номер привода.Информация о конфигурации мультиЗО графа заносится в блоки 1 и 2 памяти,В блоке 1 памяти адресом каждой ячейки служит номер нершины мультиграфа,а информацией, хранимой в этой ячейке, является номер одной из ветвей,35выходящей из данной вершины. В блоке2 памяти адресом перной ее ячейкислужит номер ветви, выходящей из вершины и хранимый по адресу-номеруэтой вершины в блоке 1 памяти. Ин"формацией, хранимой в этой ячейкеблока 2 памяти, является номер однойиз смежных ветвей, который н дальнейшем служит адресом одной из последующих ячеек этого блока 2 памяти. В 45,ячейке блока 2 памяти о адресу-номеру последней смежной ветви информационной частью является номер верши,ы, в которую эти смежные ветни входят. Для отличия информации о номерез 141 ветви от номера вершины в блок 2 памяти введена метка - значащая единица. Эта единица или метка заносится в последний разряд, который выделен специально, только тех ячеек памяти, информационная часть которых составляет номер вершины. Остальные параметры ветвей мультиграфа заносятся в блоки 3 и 4 памяти, В блоке 3 памяти адресом каждой ячейки служит номер ветви мультиграфа, а информационной частью - номер привода и знак, определяющий направление работы привода. В блоке 4 памяти адресом каждой ячейки также служит номер ветви мультиграфа, а информационной частьювес, характеризующий продолжительность работы привода, номер которого приписан данной ветви.Перед началом решения задачи в регистры 6 и 7 через входы 49 и 50 условий заносятся соответственно номера начальной и конечной вершин мультиграфа.Работа устройства начинается с момента подачи сигнала на вход 51 пуска. Вся работа устройства представляет собой циклически повторяющиеся ,и следующие друг за другом два этапа. Первый этап включает загрузку блока 5 памяти информацией о продолжительности работы .того или иного привода. Направление работы этих приводов при этом загружается в первую 43 -43 и вторую 44 -44 группы триггеров. Второй этап включает слежение за продолжительностью работы каждого привода и отключение его в требуемый момент времени.Первый этап заключается в следующем. Сигнал с полюса 51 устанавлива, ет триггеры 38 и 39 в единичное состояние. Единичное состояние триггера 39 выдает разрешение, которое поступает на входы элементов И 14 группы. Это обеспечивает прохождение кода - номер начальной вершины мультиграфа, через группы элементов И 14 и ИЛИ 33 на адресный вход блока 1 памяти.Единичное состояние триггера 38 выдает разрешение на элемент И 23, что позволяет импульсу ГИ 1 с блока 45 синхронизации пройти через этот элемент и установить триггер 40 в единичное состояние. Причем блок 45 синхронизации выдает на первых четырех своих выходах импульсы, сдвинутые относительно друг друга, частота 8710следования каждого из которых вышечастоты импульсов, выдаваемых на пя,том выходе, во столько раз, сколькоприводов у станка,5Единичное состояние триггера 40выдает разрешение на входы элементовИ 25, 27 и группы элементов И 16, Врезультате, импульс ГИ 2 от блока 45синхронизации поступает на вход установки в единицу триггера 41 и устанавливает его в единичное состояние, аимпульс ГИ 3 проходит через элементИ 27 и поступает на вход считывания15 блока 1 памяти. Кроме того, импульсГИ 3 с выхода элемента И 27 поступает через элемент ИЛИ 34 на вход занесения информации в регистр 9В результате, информация, считываемая из20 ячейки по адресу - номер начальнойвершины с выхода блока 1 памяти, поступает через группы элементов И 16,и ИЛИ 31 на вход регистра 9 и записывается в него. Этой информациейбудет номер первой ветви, выходящейиз начальной вершины мультиграфа.Единичное состояние триггера 41выдает разрешение на входы элементовИ 24 и 26. Разрешение на входе элемента И 24 дает возможность импульсуГИ 4 пройти через этот элемент и установить триггеры 40 и 39 в нулевоесостояние. Нулевое состояние триггера 40 снимает разрешение с входов35элементов И 25 и 27, что не позволяет проходить очередным импульсам ГИ 2и ГИ 3 соответственно через эти элементы, и разрешение с входа элементов И группы 16,Разрешение, поступившее на входэлемента И 26 с прямого выхода триггера 41, дает возможность импульсуГИ 1 пройти через элемент И 26 навход кольцевого регистра 10. Приэтом на первом разрядном выходе кольцевого регистра 10 появляется сигнал,который поступает на вход считыванияблоков 3 и 4 памяти, на вход записиблока 5 памяти и на один из входовкаждого элемента И 17 -17 . В результате с информационного выхода блока3 памяти через группу элементовИПИ 32 на адресный вход блока 5 памяти и на вход дешифратора 48 кода55поступает номер привода станка. Одно.временно на один из входов всех элементов И 18,-18 поступает информация о направлении работы указанногопривода. Причем условно принято пря40 45 50 55 5 14 мое направление работы привода кодировать .нулем, а обратное - единицей, Одновременно с этим с информационноцо выхода блока 4 памяти на информационный вход блока 5 памяти поступает продолжительность работы привода, Информация, считываемая из блоков 3 и 4. памяти, находилась в ячейке, адрес которой определяет номер ветви мультиграфа, поступающий из регистра 9.Дешифрация номера привода дешифратором 48 кода позволяет выбрать соответствующие этому приводу элементы И из каждой группы элементов И 17, в 17 и И 18-18, При этом триггер из группы триггеров 43-43 и триггер из группы 44-44 устанавливаются в соответствующее состояние. Триггер из группы триггеров 43-43 устанавливается в единичное состояНие, так как сигнал с выхода выбраного дешифратором 48 кода элемента И 1 из группы элементов И 171-17 поступает на вход установки единицы соответствующего этому элементу триггара. Триггер. из группы триггеров 44,-44, устанавливается в единичное состояние, если соответствующий ему привод имеет обратное направление работы, что обеспечивается прохождением единицы из блока 3 памяти через выбранный дешифратором 48 кода элемент И 18, на вход установки в "1" триггера 44;. В противном случае (прямое направление работы привода) триггер 44; останется в нулевом состоянии, так как из блока 3 памяти на вход элементов И 18, - 18 "1" не поступает.Таким образом, в результате действия сигнала, поступившего с первого разрядного выхода кольцевого регистра в блок 5 памяти, в ячейку по адрему - номер привода, будет записана продолжительность работы привода, а триггеры, соответствующие данному приводу, из группы триггеров 43-43 и 44,-44, будут установлены в единичное или нулевое состояние.Поступление очередного импульса ГИ 1 через элемент И 26 на вход кольцевого регистра 10 снимает сигнал с его первого разрядного выхода и выдает сигнал на втором разрядном выходе. Сигнал со второго разрядного выхода кольцевого регистра 10 поступает на вход считывания блока 2 памяти и 18710 6 вход з ане сения информации в регистр 8.На адресный вход блока 2 памяти поступает номер ветви с выхода регистра 9. Из ячейки блока 2 памяти по этому адресу считывается информация, которой является номер смежной ветви и которая поступает на вход регистра 8, Считываемый из блока 2 памяти номер записывается в.регистр 8.Поступление очередного импульсаГИ 1 через элемент И 26 на вход кольцевого регистра 10 снимет сигнал с его второго разрядного выхода и выдает сигнал на третьем разрядном выходе С третьего разрядного выхода регистра.1 О сигнал через элемент ИЛИ 34 поступает на вход занесения информации регистра 9. По сигналу, поступившему с выхода элемента ИЛИ 34, информация с выхода регистра 8 через группу элементов И 15 и ИЛИ 31 поступает на вход регистра 9 и записывается в нем, Это 25 происходит потому, что на втором входе группы элементов И 15 есть разрешение с выхода элемента НЕ 46. Разрешение на выходе элемента НЕ 46 присутствует до тех пор, пока на его вход не поступает метка, которая представляет значащую единицу в последнем разряде ячейки памяти.Очередной импульс ГИ 1, поступивший через элемент И 26 на вход кольцевого регистра 10, снимает сигнал с его третьего разрядного выхода и вы" дает сигнал на первом разрядном выходе,В дальнейшем, описанные вьппе операции первого этапа повторяются. При этом в регистр 9 будет записана информация, которой является номер первой из сНежных ветвей.Окончание первого этапа (загрузки) определяется моментом появления метки из блока 2 памяти на выходе регистра 9. Метка свидетельствует о том, что в регистре 8 находится номер вершины мультиграфа, в которую входят смежные ветви. Эта метка снимет разрешение с входов элементов И группы 15 и поступает на входы установки в "О" и "1" триггеров 41 и 42 соответственно. В результате, триггер 4 1 устанавливается в нулевое состояние, а триггер 42 - в единичное. Нулевое состояние триггера 41 прекращает поступление импульсов ГИ 1 на18710 8порциональную единице времени например, секунда, минута, час и т,д.,7 14 25 30 35 40 45 50 55 вход кольцевого регистра 10 через элемент И 26,Единичное состояние триггера 42 свидетельствует о том, что устройство перешло к выполнению второго этапа. Единичное состояние триггера 42 вьдает разрешение на элементы И 28- 30 и на входы всех элементов И 20, - 20 и 21 -21 . Это разрешение подклю чает триггеры 43 - 43 и 44-44 п кприводам. Каждый привод соединяетсяс устройством с помощью выходов 52, -52, 53,-53. Причем каждый приводсоединяется с одним выходом из группы 52,-52 д и одним из группы 53-53,.Если на выходе 53 1 появляется положительный сигнал относительно одноимен ного выхода 52 то привод работаетв прямом направлении. Если на выходе 52; появляется положительный сигнал относительно одноименного выхода 53,то привод работает в обратном направ 1ленин. Направление работы определяется триггером 44;. Отсутствие сигналов одновременно на обоих входах 52 и 53 свидетельствует о том, что данный привод в настоящий момент вообщене участвует в работе. Разрешение с прямого выхода триггера 42 дает возможность, импульсам ГИ 1 от блока 45 синхронизации поступатьчерез элемент И 28 на вход счетчика12 импульсов, Эти импульсы накапливаются в счетчике 12 импульсов. Следовательно, на выходе счетчика 12меняется код, который поступает через группу элементов ИЛИ 32 на адресный вход блока 5 памяти, Этимобеспечивается смена адреса ячеек блока 5 памяти. Одновременно на вход считывания блока 5 памяти поступают с выхода элемента И 30 импульсы ГИ 2, что обеспечивает считывание информации из ячеек блока5 памяти. Этой информацией являетсяпродолжительность работы привода, которая поступает на первый вход схемы37 сравнения, На второй вход схемы37 сравнения поступает код с выхода счетчика 11 импульсов. Код, поступающий из счетчика 11 импульсов, является кодом текущего времени. Он формируется счетчиком 11 импульсов в результате накопления им импульсов, которые поступают через элемент И 29от блока 45 синхронизации. Эти импульсы имеют частоту следования, про 5 10 15 20 При совпадении кодов схема 37 сравнения вьдает сигнал, который поступает на входы группы элементов И 19 - 19. Этот сигнал пройдет только через тот элемент И 19;, который выберет дешифратор 48 кода. Такой элемент И 19; соответствует приводу, номер которого в данный момент присутствует на адресном входе блока 5 памяти и входе дешифратора 48 кода.Сигнал с выхода элемента И 19;поступает на соответствующие триггеры 43; и 44 и устанавливает их в нулевое состояние. Это, в свою оче - редь, снимает положительный сигнал с соответствующих выходов 52; и 53; и привод, соединенный с этими выхода ми, прекращает их работу.Второй этап завершается в тотмомент, когда на выходе элемента ИЛИ 35 исчезает сигнал. Это случится тогда, когда все триггеры 43,-43 уста.навливаются в нулевое состояние, чтосвиде тельс твует о завершении раб о тын всех приводов по заданнои программе. При этом все триггеры 44-44такжебудут установлены в нулевое состояние. В результате, на выходе элемента НЕ 47 появляется сигнал, которыйпоступает на вход установки в "0" триггера 42 и устанавливает этот триг. гер в нулевое состояние.Нулевое состояние триггера 42 снимает разрешение с элементов И 28- 30 и вьдает разрешение на элемент И 23. После чего устройство опять переходит к выполнению первого этапа, Отличие будет только в том, что на адресный вход блока 1 памяти через группу элементов И 13 и ИЛИ 33 с выхода регистра 8 поступает номер вершины, в которую входят смежные ветви. Это обеспечивается тем, что триггер 43 находится в нулевом состоянии и нет разрешения на входы элементов И группы 14. Разрешение на вход группы элементов И 13 в этом случае поступает с прямого выхода триггера 40.Описанные выше этапы будут циклически повторяться до тех пор, пока. номер вершины, записанный в регистре 7, не совпадет с номером вершины, в которую входят смежные ветви и который поступает с выхода регистра 8.Ср анне ние произ водится следующим об1871 О 10 ЗО 40 50 55 9 14разом, Номер конечной вершины мультиграфа с выхода регистра 7 поступаетна схему 36 сравнения, куда с выхода регистра 8 через группу элементовИ 13 и ИЛИ 33 поступает номер вершины, в которую входят смежные ветви.В случае совпадения номеров, схема36 сравнения кодов выдает сигнал на первый вход элемента И 22, На второйвход элемента И 22 в этот момент.поступает метка с выхода регистра 8. Врезультате, на выходе элемента И 22 появляется сигнал, который поступает на вход установки в "О" триггера 38и устанавливает его в нулевое состоя-,ние. Это свидетельствует об оконча"нии решения задачи формирования пос" ледовательности команд, которые пред ставляют сетевую структуру, для управления приводами.Ф о р м у л а и з о б р е т е н и я,Устройство программного управления, содержащее первый, второй, тре- тиЦ, четвертый и пятый блоки памяти первый, второй, третий и четвертый регистры, первый счетчик импульсов, первую группу элементов И, первую и вторую группы элементов .ИЛИ, первую и вторую схемы сравнения, первый триггер и блок синхронизации, причем информационные входы первого и второго регистров соответственно явля" . ются первым и вторым входами условий устройства, выходы второго .регистрасоединены с первой группой входовперВой схемы сравнения, с первого по(п)-й ( где п - число управляемыхустройством операционных блоков) выходы третьего регистра соединены спервыми входами элементов И первойгруппы, информационный вход третьегорегистра соединен с выходом второгоблока памяти, адресный вход которого соединен с выходом четвертого регист"ра и с адресами входами третьего ичетвертого блоков памяти, информационные входы которого соединены с выхбдами элементов ИЛИ первой группы,а адресные входы пятого блока памятисоединены с выходами элементов ИЛИвторой группы,.о т л и ч а ю щ е е -с я тем, что, с целью расширения об.ласти применения за счет формирования последовательности команд, которые представляют сетевую структуру,в устройство введены вторая, третья,четвертая, пятая, шестая, седьмая,восьмая и девятая группы элементов 1 О 15 20 25 И, с первого по девятый элементы И, первый и второй элементы ИЛИ, первый и второй элементы НЕ, третья группа элементов ИЛИ, второй счетчик импульсов, дешифратор кода, кольцевой регистр, второй, третий, четвертый, пятый триггеры и первая и вторая группы триггеров, причем информационные выходы первого регистра соединены с первыми входами элементов И второй группы, вторые входы которых соединены с прямым выходом второго триггера, а выходы элементов И второй группы соединены с первыми элементами ИЛИ третьей группы, вторые входы соединены с выходами элементов И первой группы, вторые входы которых соединены .с первой группой входов шестого элемента И, с прямым выходом третьего триггера, с первой группой входов4 четвертого элемента И и с первыми входами элементов И четвертой групйьВ вторые входы которых соединены с выходами первого блока памяти, а выходы элементов И четвертой группы соединены с первыми входами элементов, ИЛИ первой группы, вторые входы кото рых соединены с выходами элементов И третьей группы, первые входы которых соединены с первыми входами элементов И первой группы, а вторые входы элементов И третьей группы соединены с выходом первого элемента НЕ, вход 1й которого соединен с п) м выходом третьего регистра, с первым входомпервого элемента И, с входом установки в "О" четвертого триггера и с вхо.дом установки в " 1" пятого триггера,а второй вход первого элемента И соединен с выходом первой схемы сравнения, вторая группа входов которой соединена с выходами элементов ИЛИ третьей группы и с адресными входами лпервого. блока памяти, вход разрешения считывания которого соединен свыходом шестого элемента И и с первым входом первого элемента ИЛИ,причем счетный вход первого счетчикаимпульсов соединен с выходом восьмого элемента И, а выход первого счетчика импульсов соединен с первым входом второй схемы сравнения, второйвход которой соединен с вводом пято" го блока памяти, информационный вход которого соединен с выходом четвертого блока памяти, вход разрешения считывания которого соединен с входамиразрешения считывания третьего и вхоСоставитель В,КриворучкоТехред И,Верес Корректор Н.Король редактор Г.Волкова Заказ 4154/46 Тираж 704 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/5 Производственно-полиграфическое предприятие, г, ужгород, ул. Проектная, 4 11 141 87 дом разрешения записи пятого блоков памяти, с первыми входами элементов И пятой группы и с первым выходом кольцевого регистра, а вторые входы5 элементов И пятой группы соединены с .первыми входами элементов И шестой и седьмой групп и с первым выходом дешифратора кода, информационные входы которого соединены с адресными входа ми пятого блока памяти и выходами элементов ИЛИ второй группы, первые входы которых соединены с выходами второго счетчика импульсов, счетный вход которого соединен с выходом седьмого элемента И, а вторые входы элементов ИЛИ второй группы соединены с (и) выходами третьего блока памяти, (и)-й выход которого соединен с вторыми входами элементов И шестой группы, выходы которых соединены с входами установки в "1" триг - ,геров второй группы, прямые выходы которых соединены с первыми входами элементов И восьмой группы, вторые 26 входы которых соединены с первыми входами элементов И девятой группы триггеров первой группы, прямыми выходами первой группы входов второго элемента ИЛИ, выход которого соединен с входом второго элемента НЕ, вы ход которого соединен с входом установки в "0" пятого триггера, входы установки в "1" триггеров первой группы соединены с выходами элементов И пятой группы, входы установкиЗБ в "0 триггеров первой и второй групп соединены с выходами элементов И седьмой группы, вторые входы которых соединены с выходами второй схемы сравнения, инверсные выходы триггеров второй группы соединены с вторыми входами элементов И девятой группы, третьи входы которых соединены с третьими входами элемен 45 тов И восьмой группы, с первыми вхо. дами седьмого, восьмого и девятого. элементов И и прямым выходом пятого триггера, прямой выход первого триг О 2гера соединен с первымвходом второго элемента И, выход которого соединен с прямым входом третьего триггера, входы установки в чО второго итретьего триггеров соединены с выходом третьего элемента И, первый входкоторого соединен с первым выходомблока синхронизации, второй выход которого соединен с первым входом пятого и вторыми входами седьмого и второго элементов И, третий выход блокасинхронизации соединен с второй группой входов четвертого и вторым входом девятого элементов И, выход которого соединен с входом разрешениясчитывания пятого блока памяти, ачетвертый и пятый выходы блока сшхронизации соединены соответственнос вторым входом восьмого и второйгруппой входов шестого элементов И,а вторые входы третьего и пя.ого элементов И соединены с прямым выходомчетвертого триггера, вход установкив "1" которого соединен с выходомчетвертого элемента И, а инверсныйвыход четвертого триггера соединенс третьим входом второго элемента И,четвертый вход которого соединен синверсным выходом пятого триггера,выход пятого элемента И соединен синформационным входом кольцевого регистра, третий выход которого соединен с вторым входом первого элементаИЛИ, выход которого соединен с выходом разрешения записи четвертого регистра, второй выход кольцевого регистра соединен с входом разрешениязаписи третьего регистра и входомразрешения считывания второго блокапамяти, выход первого элемента И соединен с входом установки в 0 первого триггера, вход установки в "1" которого соединен с входом установки в"1" второго триггера и является входом пуска устройства, первыми и вторыми выходами кода операций которогоявляются соответственно выходы элементов И восьмой и девятой групп.1