Устройство управления замещением дефектных элементов изображения

(21) (22) (46) (72) В.В.К во и (53) (56) У 15Па в итро 198 ЗАМЕЩЕОБ РАЖЕ НИЯ льзоватьсзионных 57) ус эобупрощени етчик 1 одержит оммутат чик 4 а стр-вофровойия, счеблокчетчикамяти ( устр-ва, тактов, ц 3 совпаде шифратор (БПП) 6, ративной р 2, блокресов, дей памяти стоянн лок строк П) 8. р-во по ЦРие. 7 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОРСКОМУ СВИДЕТЕЛЬСТВ 4115771/24-0925.06.8630.03.88. Бюл. 9 2В.А,Аринин, В.А.Головлазаров, Н.Е,Уваров, Н.А.Н.Шеманков621.397.3(088.8)Патент Великобритании92018, кл. Н 04 Н 1/40тент франции Ф 2527878Н 04 М 1/40, 1983,УСТРОЙСТВО УПРАВЛЕНИЯДЕФЕКТНЫХ ЭЛЕМЕНТОВ ИЗИзобретение может испотр-вах коррекции телевиражений и обеспечивает воляет устранить дефекты элементов иэображения, которые обусловлены локальными дефектами фоточувствительной поверхности фотоприемника и имеют вид "столба" или "точки", Кадровы синхроимпульсы устанавливают в счетчике 4 заранее определенное число ("0). Приращение адреса на выходах счетчика .4 при поступлении тактовых импульсов с БОП 8 через блок 3 приводит к считыванию из БПП 6 информации о дефектных элементах изображения. Полный цикл записи координаты одного дефектного элемента в БОП 8 занимает четыре слова в БПП 6. В устр-ве эффективно задействуемый объем памяти БПП 6 увеличивается по мере увеличения потребности в нем. Упрощение устр-ва достигается вследствие последовательной регистрации совпадений в блоке 3 по группам разрядов адреса. 1 э.п. ф-лы, 2 ил, 138532735 Изобретение относится к техникетелевидения и может быть использовано в устройствах коррекции телевизионных изображений.Цель изобретения - упрощение устройства.На фиг.1 представлена электрическая структурная схема устройства управления замещением дефектных элементов изображения; на фиг,2 - блокоперативной памяти,Устройство управления замещениемдефектных элементов изображения(фиг,1) содержиТ счетчик 1 тактов, 15цифровой коммутатор 2, блок 3 совпадения, счетчик 4 адресов, дешифратор 5, блок 6 постоянной памяти, счетчик 7 строк, блок 8 оперативной памяти, вход 9 тактовых импульсов, вход10 кадровых синхроимпульсов, вход 1строчных синхроимпульсов, выход 12устройства управления замещением дефектных элементов изображения.Блок 8 оперативной памяти (фиг,2) 25содержит первый преобразователь 13уровня, первый и второй элементыИЛИ-НЕ 14 и 15, регистр 16 сдвига,третий элемент ИЛИ-НЕ 17, второй преобразователь 18 уровня, триггер 19, 30третий и четвертый преобразователи20 и 21 уровня,Устройство управления замещениемдефектных элементов изображения работает следующим образом.Под действием кадровых синхроимпульсов, поступающих на вход 10 в интервалах кадрового гашения, проис-.ходит обнуление счетчика 7 и записьв счетчик 4 адресов заранее определенного числа, например нуля, Соответствующие этому числу состояниядвух младших разрядов счетчика 4 адресов приводят к формированию на выходе дешифратора 5 импульса, переводящего блок 8 оперативной памяти врежим записи. В частности, если выделению подлежат нулевые состояниямладших разрядов счетчика 4 адресов,то функция дешифратора 5 сводится к 50логической операции ИЛИ-НЕ.В блоке 8 оперативной памяти(фиг,2) выходной сигнал дешифратора5 преобразуется в два взаимно инверс-ных сигнала с помощью второго преобразователя 18 уровня. Преобразованиек другим уровням не обязательно, нонеобходимо, если регистр 6 по уровням сигналов несовместим с микросхемами управленияВыходные сигналы второго преобразователя 18 уровня воздействуют на первый и третий элементы ИЛИ-НЕ 14 и 17, разрешая прохождение сигналов через первый из них и запрещая - через второй, Тем самым выходной сигнал одного из разрядов блока 6 через первый преобразователь 13 уровня и первый и второй элементы ИЛИ-НЕ 14 и 15 начинает поступать к информационному входу регистра 16, Этот сигнал предопределен заранее, так как в интервале кадрового гашения в счетчик 4 адресов эа писано заранее определенное число, задающее конкретный адрес для блока 6, и по этому адресу в соответствующем разряде блока 6 заранее записан сигнал с уровнем "0". Таким образом, в интервале кадрового гашения к информационному входу регистра 16 постоянно подводится уровень 0.В то же время тактовые импульсы с входа 9 продолжают переключать триггер 19, формируемые фазные напряжения, вдвое более низкой частоты, через третий и четвертый преобразователи 20 и 21 уровня воздействуют на фазные входы регистра 16 и вызывают сдвиг записанной в нем информации. Поскольку число фазных импульсов в интервале кадрового гашения заведомо превосходит число ячеек в регистре 16, то к концу интервала гашения уровень и 0" записывается во все ячейки памяти регистра 16, Следовательно, к началу активной части кадрового периода все прежние записи в блоке 8 оперативной памяти оказываются стерты, а счетчики 4 и 7 приведены в свои исходные состояния. Исходное состояние младших разрядов счетчика 4 адресов передается на первый и второй управляющие входы цифрового коммутатора 2, чем задается подключение к одной группе входов блока 3 совпадений тех же самых сигналов с выхода блока 6, которые подводятся к другой группе входов блока 3 непосредственно (т.е. в обход цифрового коммутатора 2). Вследствие тождественности сигналов на первом и втором информационных входах блока 3, он регистрирует совпадение кодов независимо от состояния блока 6. Поэтому тактирующие фазные импульсы с выходов триггера 19 проходят черезблок 3 совпадения на счетный вход счетчика 4 адресов.Однако в интервале кадрового гашения счет в счетчике 4 блокирован по 5 дачей кадрового импульса на вход установки в ноль счетчика 4. Сразу после окончания кадрового синхроимпульса первый же тактовый импульс своим спадом вызывает увеличение на единицу записанного в счетчик 4 числа, Этоизменяет состояния, задаваемые младшими разрядами счетчика 4,адресов на входах дешифратора 5 и цифрового коммутатора 2. Соответственно цифровой коммутатор 2 подключает к группе входов блока 3 совпадения другую группу своих входов, принимающих сигналы от счетчика 7 строк, а дешифратор 5 прекращает выдавать импульс записи на второй управляющий вход блока оперативной памяти, и он переходит в режим считывания. Кроме того, приращение адреса по выходам счетчика 4 приводит к считыванию из блока 6 следу ющего кодового слова.Поскольку теперь сигналы на пер-, вом и втором информационных входах блока 3 совпадения уже не тождественны, прохождение следующего тактового импульса через блок 3 в счетчик 4 адресов поставлено в зависимость от кода, поступающего с выхода блока 6. По действующему в данный момент адресу в блоке 6 должен быть35 записан код, обзначающий номер ближайшей выделяемой строки, предпочтительно содержащей дефектные элементы изображения. Число разрядов в кодовых словах, подводимых к блоку 3 4 О совпадения, может быть существенно меньше того количества разрядов, которое необходимо для однозначного выделения любой желаемой строки кадраЕсли, например, счетчик 7 строк 45 и блок 6 имеют четырехразрядные выходные шины, то блок 3 совпадения регистрирует совпадения не реже чем через 16 строк, независимо от наличия или отсутствия дефектных элементов изображения на данном 16-строчном интервале, Каждый акт регистрации совпадения кодов строки влечет за собой цикл перебора состояний младших разрядов счетчика 4 адресов. В предлагаемом устройстве. цифровым)5 коммутатором 2 и дешифратором 5 управляют два младших разряда счетчика 4, и потому цикл перебора их состояний включает 4 шага: сопоставление кода строки, сопоставление старших разрядов кода адреса элемента вдоль строки, сопоставление младших разрядов кода адреса элемента вдоль строки и, наконец, шаг изменения состояния блока 8 оперативной памяти, На каждом шаге из блока 6 считывается очередное кодовое слово, так что полный цикл записи. координаты одного дефектного элемента в блок 8 оперативной памяти занимает четыре слова в блоке 6.Если примеченный фотоприемник не имеет дефектов фоточувствительной поверхности ни в одной из 576 активных строк, то происходящие один раз за 16 строк акты регистрации совпадений кодов строки вызывают повторение 36 раз (576:16=36) цикла перебора состояний младших разрядов счетчика 4. Чтобы не замещать сигналы от полноценных элементов изображения, на шаге записи состояния в блок 8 оперативной памяти должно быть предусмотрено выведение из блока 6 уровня сигнала "О" в том же разряде, который соединен с информационным входом блока 8 оперативной памяти, поэтому его состояние в таком случае не изменяется. Повторение этих операций 36 раз вынуждает непроизводительно затратить 144 (36 х 4=144) адреса в блоке 6. Однако в случае применения бездефектных фотоприемников (или фотоприемников с малым числом дефектов) память блока 6 все .равно не загружается полностью, так как ее объем нужно выбирать из условия замещения наи-большего допустимого числа дефектов. Если же число дефектов изображения в примененном фотоприемнике велико то вероятность появления бездефектных 16-строчных интервалов мала и доля непроизводительно затрачиваемых адресов соответственно уменьшается в пределе до нуля. Таким образом, в предлагаемом устройстве эффективно эадействуемый объем памяти блока 6 увеличивается по мере увеличения потребности в нем.Акт регистрации совпадения кодов выделяемой строки в блоке 3 происходит первым же тактом после очередного изменения состояния счетчика 7 строк. Так как счетчик 7 получает на свой счетный вход строчные импульсы, находящиеся в пределах интерваластрочного гашения, акт регистрациисовпадения кодов строки может происходить либо в первом такте активной части строки, либо за несколькотактов до ее началаВ обоих случаях выделенный тактовый импульс через блок 3 совпаденияпоступает на счетный вход счетчика 4адресов и увеличивает записанное в 1 Онем число на единицу, Тем самым начинается. второй шаг циклаЭтот шагне регистрируется дешифратором 5, ноприводит к выводу нового кодовогослова из блока 6 и к переключению 5цифрового коммутатора 2, поэтому квходам блока 3 совпадения начинаютпоступать сигналы от старших разрядов счетчика 1 тактов, Состояния этихсигналов выражают код какого-либо 20одного из подынтервалов, которые всевместе составляют длительность активной части строчного периода. Если,в частности, регистрация совпаденийпроизводится группами по 4 разряда, 25то активная часть строки оказываетсяразделенной на 16 подынтервалов по16 тактирующих фазных импульсов вкаждом,В то же время на вход блока 3 совпадения выводится из блока 6 очередное кодовое слово, определяющее выбор одного из подынтервалов активнойчасти строчного периода, причем необязательно того, в котором находится подлежащий замещению дефектныйэлемент изображения. Поскольку в данном устройстве упрощение достигаетсявследствие последовательной регистрации совпадений по группам разрядов 40адреса, постольку код старших разрядов адреса по строке, записываемый в блок 6, должен соответствоватьадресу, который на две единицы меньше фактического адреса дефектного 45элемента изображения. Благодаря такому опережению блок 3 совпадениязарегистрирует совпадение кодов старших разрядов не позднее, чем за дватактирующих Фазных импульса до момента сканирования подлежащего замещению дефектного элемента изображения.Акт регистрации совпадения кодовстарших разрядов вызывает приращениена единицу числа в счетчике 4 адресов, что влечет эа собой вывод очередного слова из блока 6 и подключение цифровым коммутатором 2 к входам блока 3 совпадения следующей группысигналов от младших разрядов счетчика 1 тактов. Код, выводимый в этовремя из блока 6, должен соответствовать младшим разрядам того адреса,который на единицу меньше фактического адреса дефектного элемента изображения. Такое опережение позволяетзакончить процедуру регистрации совпадения адресов до момента сканирования подлежащего замещению элементаизображения,Запись заранее скорректированныхкодов адреса дефекта в блоке 6 непрепятствует указанию любого желаемого адреса и не вызывает неоднозначности при его регистрации, причемэто очевидно для случая замещения вподынтервале любого элемента изображения за исключением первого и второго, которым соответствуют кодымладших разрядов 0000 и 0001, Длязамещения первого элемента данногоподынтервала в качестве кода старшихразрядов надо указывать код предшествующего подынтервала, а в качествекода младших разрядов - число 111,что обеспечивает завершение процедуры регистрации адресов за один тактдо момента появления кода 0000 вмладших разрядах счетчика 1 тактов.Для замещения второго элемента вданном подыинтервале в качестве кодастарших разрядов надо также указывать код предшествовавшего подыинтервала, а в качестве кода младших разрядов - число 0000. В таком случае "регистрация совпадения кодов старшихразрядов происходит в самом началесканирования предшествовавшего подынтервала, когда младшие разряды счетчика 1 тактов находятся в состоянии0000. Однако цифровой коммутатор 2подключает. сигналы от этих разрядовк блоку 3 совпадения не в том же такте, а в следующем, когда их состояние уже изменится на 0001. Поэтому регистрация совпадения по младшим разрядам происходит не в предшествовавшем подынтервале, а в начальном такте следующего, т.е. также эа один такт до момента сканирования подлежащего замещению элемента иэображения,Описанный порядок записи адресных кодов накладывает на них два ограничения. Во-первых, оказывается невозможным в одной строке указывать дваследующих подряд адреса замещаемыхэлементов изображения: они должны отстоять друг от друга не менее чем на три такта дискретизации. Во-вторых5 оказывается невозможным указать адреса двух начальных тактов, непосредственно следующих за спадом строчного импульса, потому что им не предшествует такой подынтервал строчного периода, в котором можно было бы выполнять сопоставление кодов. Тем не менее устройство позволяет замещать следующие подряд элементы изображе-. ния, если код одного из них записан в блок 8 оперативной памяти заранее в предшествующей строке изображения, а возможность замещения первого и второго элементов активной части строки обеспечивается таким фаэирова О нием подводимых к устройству строчных импульсов, при котором счет тактов в счетчике 1 начинается не позжечем за два такта до окончания интервала строчного гашения, 25Акт регистрации совпадения кодов младших разрядов адреса приводит к выделению блоком 3 совпадения еще одного тактового импульса и к приращению числа в счетчике 4 адресов еще на одну единицу. Поскольку этот акт регистрации является четвертым в рассматриваемом цикле, то состояния двух младших разрядов счетчика 4 адресов снова станут такими же, какими35 они устанавливаются в интервале кад- рового гашения, Это значит, что де- шифратор 5 снова сформирует сигнал записи для блока 8 оперативной памяти, а цифровой коммутатор 2 снова 4 О подключит к одной группе информационных входов блока 3 совпадения те же самые выходные сигналы блока 6, которые в обход цифрового коммутатора 2 поданы на другой информационный вход 45 того же блока 3Следовательно, время пребывания процесса на четвертом (последнем) шаге цикла всегда равно длительности периода тактирующих импульсов триггера 19 независимо от50 того, какое слово выводится на этом шаге из блока 6, после чего цикл перезаписи координат очередного дефекта из блока 6 в блок 8 оперативной памяти будет повторен.Кодовое слово, выводимое из блока55 6 на последнем (четвертом) шаге цикла определяет не длительность астанова процесса на этом шаге, а должный характер изменения состояния блока 8 оперативной памяти. Если в данном месте изображения дефекта нет и акт регистрации совпадения обусловлен исключительно неоднозначностью указания номера строки, то в том разряде кодового слова на выходе блока 6, который подключен к информационному входу блока 8 оперативной памяти, заранее записывают сигнал 0, В таком случае на информационном выходе блока 8 оперативной памяти также повторяется сигнал "О, не вызывающий замещения соответствующего элемента изображения. Если же переход к четвертому шагу цикла происходит намеренно ради замещения дефектного элемента изображения, то в избранном разряде слова на выходе блока 6 за- ранее записывают сигнал "1". Появление сигнала "1" на выходе блока 8 оперативной памяти является сигналом разрешения замещения дефектных элементов изображения, в результате чего электрический сигнал, обусловленный локальным дефектом фотоприемника, в видеотракте замещается либо сигналом предшествовавшего элемента изоб ражения, либо сигналом, полученным путем интерполяции по группе соседних элементов изображения в зависимости от используемого способа замещения.Воспроизведение сигналов, записанных в блок 8 оперативной памяти, повторяется одинаковым образом в каждой последующей строке, так как поступающий через второй преобразователь 18 уровня управляющий сигнал дешифратора 5 на время воспроизведения запрещает следование информационных сигналов через первый элемент ИЛИ-НЕ 14 и разрешает их следование через третий элемент ИЛИ-НЕ 7, замыкая тем самым кольцо циркуляции информационных сигналов, включающее регистр 16 и второй и третий элементы ИЛИ-НЕ 15 и 17. Число тактовых импульсов на интервале строчного периода устанавливают во столько раэ больше числа ячеек памяти регистра 16, сколько фаз управления оно имеет. Если, в частности, регистр 16 выполнен на двухфазной микросхеме, то число тактовых импульсов на интервале строчного периода должно быть вдвое больше числа ячеек, т.е512. Тогда триггер 19, делящий частоту тактов вдвое, 9 1385327 1 Осформирует точно 256 фазных импульсов на интервале строчного периода,вследствие чего Фаза циркуляции ннфор.мационных записей в кольце из регист 5ра 16 и второго и третьего элементовИ-НЕ 15 и 17 сохраняется неизменнойв каждой последующей строке. Поэтому в результате однократной записи"1" в одну из ячеек блока 8 оператив- Оной памяти замещается не только дефектный элемент изображения в тойстроке, в которой запись произведена,но и элементы изображения во всех следующих строках, имеющие такой же адрес 5по горизонтали, Все замещаемые,элементы вместе составляют столбец, начинающийся в той точке растра, где произведена запись в блок 8 оперативнойпамяти, и продолжающийся до нижней 20кромки растра, Именно такое расположение типично для дефектов типа"столб" в твердотельных Фотоприемниках, причем направленность "столбов"к нижней кромке растра принципиально 25обусловлена направлением перемещенияФотогенерированных зарядов по поверхности Фотоприемника, которое, в своюочередь, задано стандартизованным порядком разложения изображения. Следовательно, для замещения дефектов типа "столб" в предлагаемом устройстведостаточно выполнить один акт перезаписи из блока 6 в блок 8 оперативнойпамяти, затратив на это 4 четырехразрядных кодовых слова или 4 адресав блоке 6 Форматом 2564,Если локальный дефект Фотоприемника не препятствует перемещению фотогенерированных зарядов, то он проявляется на изображении не в виде черного "столба", а в виде точки (черной или белой). Чтобы уменьшить субьективную заметность выполненного замещения таких дефектов, желательно 45не замещать весь следующий за нимистолбец элементов. Для этого ранеезаписанную в блок 8 оперативной памяти "1" необходимо стереть в одной изближайших последующих строк, Операция стирания производится в предлагаемом устройстве подобно операции записи с той лишь разницей, что на четвертом шаге цикла записи по избранному разряду блока 6, соединенному синформационным входом блока 8 опера"тивной памяти, выводится не сигнал"1", а сигнал "О". При необходимостивыполнения стирания затраты памяти на замещение одного дефектного элемента изображения увеличиваютсявдвое, т.е. до 8 четырехразрядныхслов или до 8 адресов четырехразрядного блока 6 постоянной памяти. Следовательно, блок 6 постоянной памяти,обладающий минимальным объемом памяти (256 слов по 4 разряда), способенобеспечить замещение двух дефектовтипа столб" и до 30 дефектов типа"точка", что примерно соответствуетпоказателю годности выпускаемых твердотельных фотоприемников.Сопоставление текущих адресов садресными кодами, хранимыми в блоке6, производится последовательно группами разрядов неполного формата втечение активной части строчного периода. Это позволяет строить блок 8оперативной памяти на сдвиговых регистрах, в том числе с использованием элементов матричного фотоприемника телевизионной системы вместе сосредствами его импульсного обеспечения без нарушения исполнения имисвоей основной функции - формирования сигнала изображения. Это позволяет избежать применения полноразрядных схем процессирования адресныхкодов, а также выполнить регистрациюразных адресных кодов с помощью одной и той же совокупности элементов.Все три отмеченных фактора ведут ксокращению объема оборудования и купрощению устройства,Формула изобретения 1. Устройство управления замещением дефектных элементов изображения, содержащее счетчик адресов, информационный вход которого является входом кадровых синхроимпульсов, счетчик строк, информационный вход которого является входом строчных синхроимпульсов, а вход установки в "О" объединен с информационным входом счетчика адресов, блок оперативной памяти, тактовым вход которого является вход тактовых импульсов, а информационный выход является выходом устройства управления замещением де-, фектных элементов изображения, а также блок постоянной памяти, блок совпадения, дешифратор и счетчик тактов, установочный вход которого соединен с информационным входом счетчика строк, о т л и ч а ю щ е е с я тем, что, с целью упрощения, введен циф12 1385327 Составитель Э.БорисовТехред М.Дидык Корректор М.Максимишинец актор Л.Повха аз 1424/ Тираж 660Государственелам изобрет Москва, ЖПодписноего комитета СССРний и открытийРаушская наб., д.45 ВНИИП по 11303л.Проектная,4 риятие,г.ужг ровой коммутатор, первый и второйинформационные входы соединены соответственно с группой выходов блокапостоянной памяти, и с выходом счетчика строк, третий и четвертый информационные входы соединены с соответствующими выходами счетчика тактов,первый и второй управляющие входысоединены соответственно с первым 10и вторым выходами счетчика адресов и,объединены соответственно с первыми вторым входами дешифратора, а выходсоединен с первым информационнымвходом блока совпадения, второй информационный вход которого объединенс первым информационным входом цифрового коммутатора, тактовый вход объединен с тактовым входом счетчика тактов и соединен с тактовым выходом 20блока оперативной памяти, а выходсоединен с входом установки в 0счетчика адресов, группа выходов которого соединена с группой входов блокапостоянной памяти, выход которого 25соединен с информационным входом блока оперативной памяти, управляющийвход которого соединен с выходом дешифратора,2, Устройство по п,1, о т л и - 30ч а ю щ е е с я тем, что блок операроизводственно-полиграфическ тивной памяти содержит последовательно соединенные первый преобразовательуровня, вход которого является первым управляющим входом блока оперативной памяти, первый элемент ИЛИ-НЕ,второй элемент ИЛИ-НЕ и регистр сдвига, второй преобразователь уровня,вход которого является вторым управляющим входом блока оперативной памяти, прямой выход которого соединен сдругим входом первого элемента ИЛИ-НЕ,третий элемент ИЛИ-НЕ, первый входкоторого соединен с инверсным выходомвтороо преобразователя уровня, второй вход соединен с выходом регистрасдвига, а выход соединен с другимвходом второго элемента ИЛИ-НЕ, выходкоторого является информационным выходом блока оперативной памяти, третий и четвертый преобразователи уровня, выходы которых соединены соответственно с вторыми входами регистрасдвига, и триггер, вход которого является тактовым входом блока оперативной памяти, прямой выход являетсятактовым выходом блока оперативнойпамяти и соединен с входом третьегопреобразователя уровня, а инверсныйвыход соединен с входом четвертогопреобразователя уровня.