Синусно-косинусный преобразователь

. К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Ленинградский институт точноймеханики и оптики(56) Авторское свидетельство СССРВ 1005040, кл. С 06 Г 7/548, 198 1.Авторское свидетельство СССР1) 1042013, кл. С 06 Р 7/548, 198 1.(57) Изобретение относится к вычислительной технике и может быть использовано в цифроаналоговых вычислительных устройствах, например в навигационных вычислительных устройствах,работающих с датчиками, в которых углы выдаются в цифровом коде с преобразователей любого типа. Цель изоб1339555 ретения - расширение Функциональных возможностей преобразователя за счет определения значений функцийо з 1 пХ и созХ в интервале 0-360 , В синусно-косинусный преобразователь, содержащий регистр 2 прямого кода, регистр 11 нуля, элемент ИЛИ 6, сумматоры 10 и 12, регистр 13, группу 14 элементов И, блок 9 синхронизации, сумматор 4 дополнительного кода и блок 5 памяти, дополнительно введены (п+2)-й и (и+3)-й разряды регистра 2 прямого кода, преобразователь 1 углового перемещения в код, блок 7 вычисления знака, сумматор 8 по модулю два и преобразователь 3 прямого кода в обратный. В результате анализа (и+) - го и (и+3) -го разрядов Изобретение относится к вычислительной технике и может быть использовано в цифроаналоговых вычислительных устройствах, например в навига,) ционных вычислительных устройствах, работающих с датчиками, в которых углы выдаются в цифровом коде с преобразователей любого типа, например, фотоэлектрических преобразователей.Цель изобретения - расширение функциональных возможностей преобразователя за счет определения значений функций зпХ и созХ в интервале от 0 до 360 .15 На фиг, 1 представлена структурная схема предлагаемого преобразователя; на фиг. 2 - схема преобразователя кода; на фиг. 3 - схема блока анализа знака; на фиг. 4 - схема блока синхронизации.Синусно-косинусный преобразователь (Фиг. 1) содержит преобразователь 1 углового перемещения в код, регистр 2 прямого кода, преобразователь 325 прямого кода в обратный код, преобразователь 4 обратного кода в дополнительный, блок 5 памяти, элемент ИЛИ 6, блок 7 вычисления знака, сумматор 8 по модулю два, блок 9 синхронизации, сумматор 10, регистр 11 нуля, сумматор 12, регистр 13, группу 14 элементов И,регистра 2 прямого кода, определяющих номер квадранта, в котором находится угол Х, а также типа функциив блоке 7 анализа знака определяетсязнак функции, а на сумматоре 8 помодулю два - вид кода, прямой или дополнительный, передаваемый на входблока памяти, в котором записано значение функции зпХ в первом квадранте, На преобразователе 3 кода и сумматоре 4 дополнительного кода формируется требуемый код угла. Функция,считанная из блока 5 памяти, уточняется на группе 14 элементов И и сумматоре 10 с учетом (и+1)-го разрядакода угла и поправки, полученной напромежуточном сумматоре и записаннойв промежуточный регистр. 4 ил. 2На фиг. 2 представлен пример выполнения схемы преобразователя 3, содержащего (и+1) сумматоров 15 по модулю два, причем, управляющий вход преобразователя 3 соединен с первыми входами сумматоров 15 по модулю два, вторые входы которых соединены с одноименными (и+1) разрядами входа преобразователя 3 кода, а выходы - с выходами преобразователя 3 кода.На Фиг. 3, в качестве примера, пред- ставлена реализация схемы блока 7 вычисления знака, содержащего сумматор 16 по модулю два, элемент ИЛИНЕ 17, элемент И 18 и элемент ИЛИ 19.На фиг, 4 приведена схема блока 9 синхронизации, содержащего сумматор 20 по модулю два, элементы ИЛИ-НЕ 21 и 22 и генератор 23 одиночного импульса.Преобразование кода угла, полученного на преобразователе 1, в код синуса (косинуса) этого угла может выполняться с помощью постоянных запоминающих устройств (ПЗУ), в которых записана таблица двоичных кодов значений Функции зпХ в пределах квадранта при изменении угла аргумента (О ) (1-2 "), где п - число разрядов адреса ПЗУ - разрядов кода, подаваемого в ПЗУ угла.При этом в первом квадранте код функции ыпХ получают в ПЗУ при пода 1339555)впМ = вша(1) 30 че в него прямого кода угла, а кодфункции созХ при подаче в ПЗУ дополнительного кода угла. В других квадрантах коды функций зпХ и созХ, втом числе и знаки величин, получаютпо известным в тригонометрии соотношениям, связывающим эти функциис функциями зпХ и созХ угла Х,расположенного в первом квадранте: в первом и третьем квадрантах, гдезпИ - модуль синуса и-разрядного15кода углаХ зпИ (1) - синус и-разряду Пного кода угла Х в первом (1) квадранте,з пБ=созе (1) во втором и чет -вертом квадрантах,где созИ (1) - косинус и-разрядного кода угла Х в пер 20вом квадранте.оЕсли И= 90 -М, то созИ(1)= я 1 пИ(1), где М - дополнительный код кода угла И.Аналогично для функции созИ мож 25но показать, что созе = зпИ(1)во втором и четвертом квадрантах,о нсовИ = зпБ(1) в первом и третьем квадрантах,Следовательно, при наличии на. первом выходе блока 9 синхронизации сигнала нуль (выработки зыИ) на вход блока 5 памяти требуется передать И в первом и третьем квадрантах 1"(и+3)-й разряд регистра прямого кода равен нулю, а во втором и четвертом квадрантах - И (п + + 3)-й разряд регистра 2 прямого кода равняется единице . При наличии 40 на первом выходе блока 9 синхронизации сигнала единица (выработки созИ) на вход блока 5 памяти передается И во втором и четвертом квадрантах и И д в первом и третьем квадрантах.Преобразованием кода угла управляет сумматор 8 по модулю два. Единичное состояние на выходе сумматора 8 по модулю два при формировании функции синуса во втором и четвертом квадрантах, а косинуса в первом и третьем квадрантах определяет получение на выходе преобразователя 3 инверсного кода В, а на преобразователе 4 получение дополнительного55 кода И 1 путем сложения инверсного кода Н +,1 с единицей в младшем (и+1)-м разряде, где И+,1 -(и+1) - разрядный код угла Х. На блоке 7 производится анализ номера квадранта, в котором расположен угол и вид функции (зпХ или созХ) на основании этого формируется знак функции.Функция синус отрицательна в третьем и четвертом квадрантах, когда п+2=1, где п+21 - значение (и+2) - го разряда регистра прямого кода. Функция косинус отрицательна во втором и третьем квадрантах, когда (п + + 2)Рп + 3 = 1, где п + 31 - значение (п+3)-го разряда регистра прямого кода, а Я - означает суммирова)ние по модулю два. Выход блока знака имеет единичное значение, если функция отрицательна и описывается формулой ЗН=БСп+2 Д Ч БС( п+2 О+п+ЗД ) БС Ч п+2 Ч БС(п+29 п+3) ),где ЗН - выход блока знака, БС- первый выход блока синхронизации, определяющий тип функции, вырабатываемой преобразователем.Группа 14 элементов И используется для учета нуля или единицы (и+ 1) -го по старшинству разряда кода угла и последующего округления полученного кода синуса (косинуса) угла по значению (и+2)-го по старшинству разряда кода функции угла.Поскольку выпускаемые микросхемы блоков памяти выпускаются с числом разрядов кодов функции зпХ, на несколько разрядов превышающим число разрядов кода аргумента, то при использовании только (и+1) разрядов кода функции здпХ отбрасывание разрядов, начиная с (и+2)-го, приводит к ошибке до единицы оставляемого (и + + 1)-го, разряда. Для повышения точности выработки(и+1)-разрядных кодов синуса (косинуса) угла используется элемент ИЛИ 6. Указанная единица вводится в (и++2)-й разряд вырабатываемого кода для округления результата.Однако при кодах функции зпХ,состоящих только из единиц от первого до (и+2)-го по старшинству разрядов, добавление к выданному из блокапамяти коду синуса (косинуса) углаединицы (и+2)-го разряда приводит кпереполнению, 1339555Для устранения переполнения выда-. ваемых кодов используется элемент ИЛИ 6, вырабатывающий нуль при коде угла на выходе преобразователей 4,5 меньшем угла .Ч 12 2 1"рад, и единицу при кодах углов, больших этого угла.Синусно-косинусный преобразователь работает следующим образом, 10В блок 9 синхронизации поступает сигнал выработки кода функции япХ или сояХ, а в регистр 2 прямого ко- да (и+1)-разрядный код угла И 11 и два РазРяда (и+2) -й и (и+3) -й, значе ния которых 00, 01, 10, 11 соответствуют первому, второму, третьему или четвертому квадранту, в котором находится угол Х, и по импульсу на синхронизирующем входе преобразовате ля записывается в регистр 2 прямого кода, По этому же импульсу производится запуск блока 9 синхронизации.Если, например, поступил сигнал выработки кода я 1 пХ, вычисление его 25 производится по известной Формулея.п(Х+ЬХ) - япХ+сояХ Ь Хгде Х - угол, а ЬХ - приращение угла, 30 илияпИ =ядп(И +ЬБ) - я 1 пИ +созе ЬИ (1)1 ьи " о огде Иприращение и-разрядного 35 кода угла при (и+ 1) -разрядном коде.Согласно формуле (1) блок 9 синхронизации выдает сигнал выработки функции созе 40.Старшие и разрядов кода угла поступают на адресные входы блока 5памяти и по ним выдается код функ -ции я 3.пМ(1) или яп 11 (1) в зависимости от номера квадранта и соответ ствующий коду функции соя 11 в данном квадранте.Старшие (т-и) разрядов этого кода (в рассматриваемом примере - четыре) поступают на входы сумматора 12, 50 как четырехразрядный код, причем он поступает на первые входы соответствующих разрядов сумматора 12 и,сдвинутый монтажно на один разряд, поступает на вторые входы сумматора 12. Таким образом, в сумматоре 12 этот код складывается с кодом, умножением на 2 , т.е. происходит умножение кода на 1, 5. Этот код поступает из сумматора 12 на регистр 13 изаписывается там пс сигналу записи,поступающему из блока 9 синхронизации, Из регистра 13 код поступает навходы группы 14 элементов И, затемблок 9 синхронизации выдает сигналвыработки функции яь.п 11,Из блока 5 памяти на входы выходного сумматора 1 О выдается код Функции япИ в соответствующем квадранте, на другие входы и старших разрядов поступают нули, а (п+1)-го и следующих по старшинству разрядов сумматора 10 поступает код с выходовгруппы 14 элементов И, на первые входы которых подается (п+1)-й разрядкода угла с выходного преобразователя4. Если значение этого разряда равнонулю, код из регистра 13 через группу 14 элементсв И не проходит, в противном случае код с регистра 13 проходит на вход сумматора 10. Такимобразом, группа 14 элементов И осуществляет умножение одноразрядного числа = значения (и+1)-го разряда кодаугла (Ь 11) на четырехразрядный кодФункции 1,5 созе . Если обозначитькод на выходе группы 14 элементов Ичерез И, то получим11 о = 1,5 созеЬИ = созе 1,5 ЬИ,Двоичный код, поступающий в блок 5 памяти, представляет собой правильо ную двоичную дробь от угла 90 , если этот код умножить на 7/2 = 1,5, то 1,5 Ь 11 - это угол в радианах, а Иц приращение функции япИ при изменении угла на ЬИ, Таким образом, сумматор 10 осуществляет выработку функции япК 1, 1 .При этом весовой коэффициент (и+ +1)-го разряда кода, поступающего с преобразователя 4, будет 2 , и- пл элементы И группы 14 производят умножение кода 1,5 на угол 90 2 1, т.е. производится дополнительный сдвиг на (и+1) разрядов в сторону младших разрядов. Этот сдвиг выполнен монтажно, за счет соединения выходов элементов И группы 14 с младшими разрядами сумматора 10.Для округления по этому разряду кода функции япК,1 на этот вход промежуточного сумматора 12 подается единица с выхода элемента ИЛИ 6,Для устранения случаев переполнения эта единица подается, когда код синуса угла в первом квадранте не1339555 содержит единицы во всех старших разрядах до (и+2)-го включительно, т.е. при углах, которые не превышают углао90-о г е д5 Ы= 2 2 рад =90 2 Но тогда дополнительный код должен быть не меньше К . При вычислении ко синуса угла в первом квадранте угол должен быть также не меньше Об . Такая проверка производится элементом ИЛИ 6.На втором этапе во время сложения кода зпИ с его поправкой на сумма б торе 10 в блоке 7 анализа знака формируется знак функции.Выработка функции созИ осуществляется аналогично, но при Этом сначала вырабатывается функция зЫБ0 0 поправка к косинусу п-разрядного кода угла, и запоминается на регистре 13, а затем вырабатывается функция созМ, которая суммируется со своей поправкой на сумматоре 10, включающей 25 единицу (и+2)-го разряда для округления, и производится определение знака. Блок 9 синхронизации работает следующим образом.По приходу импульса на вход за - пуска блока 9 синхронизации запускается генератор 23 одиночного импульса, на выходе которого генерируется отрицательный импульс, длительность 35 которого определяется временем задержки записи информации в регистр 2 прямого кода, преобразования ее на преобразователе 3 и преобразователе 4, считывания кода функции из блока 40 5 памяти и прохождения его через промежуточный сумматор 12. На это время внутренний триггер, собранный на элементах ИЛИ-НЕ 21 и 22, устанавливается в единичное состояние импульсом с входа запуска, длительность которого должна быть больше времени срабатывания генератора 23 одиночного импульса, а на выходе сумматора 20 по модулю два формируется сигнал выработки функции обратной искомой, для определения поправки к искомой функции. По истечении этого времени сигнал на выходе генератора 23 одиночного импульса переходит с нижне.го уровня на верхний. По этому переходу производится стробирование записи информации в промежуточный регистр 13 и внутренний триггер перебрасывается в нуль, а на первом выходе блока 9 синхронизации генерируется сигнал выработки искомой функции. Формула изобретения Синусно-косинусный преобразователь, содержащий регистр прямого кода, регистр нуля, элемент ИЛИ, регистр, два сумматора, группу элементов И, блок синхронизации, преобразователь обратного кода в дополнительный, блок памяти, ш выходов которого (ш - разрядность представления функции в блоке памяти) соединены с первой группой входов первого сумматора, и входов (и+1 - разрядность входного кода) второй группы которого соединены с выходами регистра нуля, вход первого операнда преобразователя обратного кода в дополнительный соединены с выходом регистра нуля, управляющий вход блока синхронизации соединен с входом задания режима работы преобразователя, первый выход блока синхронизации соединен с входом разрешения записи регистра, разряды информационного входа которого, кроме старшего, соединены с выходом суммы второго сумматора, выход переполнения которого соединен со старшим разрядом информационного входа регистра, выходы которого соединены с первыми входами элементов И группы, выходы которых соединены с (ш-и) входами второй группы первого сумматора, выходы 3-х старших разрядов блока памяти (3 - 1,2,т-п) соединены с первой группой входов второго сумматора и со сдвигом на один разряд в сторону старших разрядов с второй группой входов второго сумматора, выход (ш-и)-го старшего разряда блока памяти соединен с первым входом (ши)-го разряда второго сумматора, второй вход первого разряда которого соединен с выходом элемента ИЛИ, выходы старших разрядов с первого по (и+1)-й первого сумматора соединены с выходом преобразователя, о т - л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей преобразователя, за счет определения значений функций зпХ и совХов интервале от 0 до 360 , в него введены преобразователь углового перемещения в код, блок вычисления зна 1339555ка, сумматор по модулю два, преобразователь прямого кода в обратный, выход которого соединен с входом второго операнда преобразователя обрат 5 ного кода в дополнительный вход аргумента преобразователя является входом преобразователя углового перемещения в код, выход которого соединен с информационным входом регистра пря мого кода, выходы (и+1) разряпов которого соединен с информационными входами преобразователя прямого кода в обратный, выход (и+2)-го разряда регистра прямого кода соединен с пер Б вым входом блока вычисления знака, выход (и+3)-го разряда регистра прямого кода соединен с первым входом сумматора по модулю два и вторым вхо-. дом блока вычисления знака выход 2 О которого является выходом знака искомой функции преобразователя, вход задания режима работы преобразоватепя соединен с входом разрешения записи регистра. прямого кода, второйвыход блока синхронизации соединенс третьим входом блока вычислениязнака и вторым входом сумматора помодулю два, выход которого соединенс управляющими входами преобразовате"ля прямого кода в обратный и преобразователя обратного кода в дополнительный, выходы и-х старших разрядовкоторого соединен с адресными входа"ми блока памяти, выход (и+1)-го разряда преобразователя обратного кодав дополнительный соединен с вторымивходами элементов И группы, выходыс первого по к-й (к си/2 + 1), гдек - ближайшее целое преобразователяобратного кода в дополнительный соединены с входами элемента ИЛИ, выход первого сумматора является выходом искомой функции преобразователя а1339555 ФАЗ ФигФставитель З.Шершневахред М.Дидык Корректор М.Де Пап едакто аказ ого ии и Расква, Жул. Проектная, 4 Производственно-полиграфическое предприятие, г. Уж 23/39НИИПИ Гпо дел13035,Тираж 6 сударств м изобре Подписноемитета СССРткрытийская наб., д; 4/5