Устройство для ввода информации от аналоговых датчиков

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН С 06 Р 30 ПИСАНИЕ ИЗОБРЕТЕНИЯ ьство ССС /04, 1983 тво СССР 3/00, 198 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ АВТОРСКОМУ СВИДЕТЕЛЬ(56) Авторское свидетел РУ 1095166, кл. С 06 Р 3Авторское свидетельсУ 1185345, кл. 6 06 Р 1 4,(54) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИОТ АНАЛОГОВЫХ ДАТЧИКОВ(57) Изобретение относится к областиавтоматики и вычислительной техникии может быть использовано в АСУТПдля сбора информации от аналоговыхдатчиков. Цель изобретения - повыше ние надежности устройства за счетисключения сбоев при одновременномсрабатывании входных каналов. Устройство содержит компараторы, два блокаформирователей, два блока элементов И,шифратор, блок элементов ИЛИ, регистр, два генератора, счетчик, цифроаналоговый преобразователь (ЦАП),дешифратор, блок повторных передач,два элемента И и элемент ИЛИ. Пилообразное напряжение с выхода ЦАП подается на вторые входы компараторов,на первые входы которых поступаютсигналы от аналоговых датчиков. Присовпадении напряжения ЦАП с напряжением от какого-либо датчика срабаты 801287141 А 1 вает соответствующий компаратор, по импульсу которого шифратор вырабатывает корреляционный код адреса сработавшего канала. Этот код совместно с кодом счетчика, соответствующимуровню выходного напряжения ЦАП, заносится в регистр, откуда впоследствии считывается внешним процессором.Анализ логической разности прямой и обратной частей корреляционного кода блоком повторных передач позволяет выявить ситуации одновременного сра- . батывания нескольких входных каналов.Если какие-то разряды логической разности прямого и обратного кодов адреС 2 са на выходе шифратора отличны от ну- цр ля (сбойные разряды), то организуетсяраздельная выдача информации от одно- ЪЯ 3 временно сработавших каналов. Снача- ( ла отключаются датчики, прямой код адреса которых содержит единицу всбойном разряде, и передается информация от датчиков, соответствующий разряд (прямого) кода адреса которых ЬР равен нулю. Затем отключаются датчи- Об ки, обратный код адреса которых со- ФААД держит единицу в сбойном разряде, и Вам передается информация от датчиков, ф соответствующий разряд обратного кода адреса которых равен нулю. Напряжение на выходе ЦАП при этомудерживается вблизи "сбойного значения. Число повторных передач равно удвоенному числу сбойных разрядов. ф 2 з.п. ф-лы, 2 ил.Изобретение относится к автоматике и вычислительной технике и можетбыть использовано в АСУТП для сборинформации от аналоговых датчиков,Целью изобретения является повьшение надежности устройства за счетисключения сбоев при одновременномсрабатывании входных каналов.На Фиг. 1 показана функциональнаясхема предлагаемого устройства; нафиг, 2 - функциональная схема блокаповторных передач.Устройство для ввода информацииот аналоговых датчиков (фиг. 1)содержит компараторы 1, первый блокформирователей 2, первый блок элементов И 3, шифратор 4, второй блокФормирователей 5, блок элементовИЛИ б, регистр 7, первый 8 и второй 9генераторы, счетчик 10, цифроаналоговый преобразователь 11, второйблок элементов И 12, дешифратор. 13,блок 14 повторных передач, первый 15и второй 16 элементы И и элементИЛИ 17.Блок повторных передач (фиг,2)содержит элементы И первой 18 и второй 19 групп, регистр 20, первый 21и второй 22 элементы ИЛИ, первый формирователь 23, элемент НЕ 24, третийэлемент ИЛИ 25, второй 26 и третий27 формирователи, элемент 28 задержки, элементы НЕ группы 29, разрядныеанализаторы 30, в состав каждого изкоторых входят первый 3 1, второй 32,третий 33 и четвертый 34 элементы И,элемент НЕ 35, первый 36 и второй 37элементы задержки, первый 38 и второй 39 элементы ИЛИ,Устройство работает следующим образом.Очередной цикл ввода информациис аналоговых датчиков начинается припоявлении импульса на выходе первогогенератора 8. Эти импульсы включаютв работу второй генератор 9, которь:мгенерируются прямоугольные импульсытребуемой частоты и амплитуды, В основном режиме эти импульсы черезэлемент И 16 и элемент ИЛИ 17 поступают на суммирующий вход счетчика 10,каждый раз увеличивая его сумму наединицу. Цифроаналоговый преобразователь 11 преобразует код счетчика 0в пропорциональное напряжение, подаваемое на вторые входы компараторов 1, на первые входы которых годаны сигналы от аналоговых датчиков. Если при очередном увеличении напряжения на выходе цифроаналоговогопреобразователя 11 при суммированииочередного импульса счетчиком 10 5 сравняются по величине напряженияна входах какого-то компаратора 1,то появляющийся на его выходе импульспередается на вход блока формирователей 2, где на его основе генерируется одиночный импульс требуемой амплитуды и малой длительности, следующий на вход первой группы блока элементов И 3. Поскольку в рассматриваемом режиме все элементы И 3 открыты,то этот импульс передается на входшифратора 4, который на его основеформирует параллельный код сигнала,идентифицирующий адрес датчика, с которого следует сигнал, в составе устройства, Кроме того, этот код долженсодержать дополнительные разряды, позволяющие обнаружить искажения сигналапри его передаче по общему каналусвязи. В частности, код сигнала можетпредставлять собой корреляционныйдвоичный параллельный код адреса датчика. С выхода шифратора 4 код адресадатчика передается на блок формирователей 5, с выходов которого сигнал 30передается на входы блока элементовИЛИ 6 и на информационные входы первой группы регистра 7, в котором кодсигнала хранится до момента выдачи ввычислительную машину, Блок 6 формиру ет одиночный импульс, который в рассматриваемом режиме передается черезэлемент И 15 на управляющий выход устройства. Кроме того, этот импульсподается на входы первой группы блока 40элементов И 12, разрешая занесение кода счетчика 1 О в регистр 7 через информационные входы второй группы регистра 7. Получив управляющий сигналс выхода устройства, вычислительная 45машина организует считывание информации из регистра 7, после чего последний сбрасывается. Выходная информация. содержит код адреса сработавшего датчика (код шифратора 4) и код, соот ветствующий величине аналогового сигнала (код счетчика 10).Такой режим передачи сигналов является основным для устройства. Однако несмотря на выбор предельно малой 55 длительности передаваемых импульсови ограниченную интенсивность их возникновения на выходах компараторов 1возможны ситуации, когда одиночныеимпульсы подаются одновременно на несколько входов шифратора 4. При этом им формируется код сигнала, в общем случае не совпадающий с кодом ни одного из подлежащих передаче 5 си гн алов .В устройстве искажения такого рода устраняются следующим образом, С выходов блока формирователей 5 код сигнала подается на блок 14 по вторных передач. Если результаты анализа разрядных импульсов кода показывают, что сигнал передается неискаженным, то состояние выходов блока 14 повторных передач соответст вует описанному режиму передачи сигналовЕсли обнаружится, что передаваемый сигнал является следствием наложения нескольких сигналов, то блок 14 повторных передач запрещает 20 его выдачу в вычислительную машину, закрывая элемент И 15, и организует поочередную передачу налагающихся сигналов. При этом закрывается элемент И 16, отключая выход генератора 9 от суммирующего входа счетчика 10. С третьего и четвертого выходов блока 14 поочередно на вычитающий и суммирующий входы счетчика 10 подаются одиночные импульсы. В соот ветствии с этим и напряжение на выходе цифроаналогового преобразователя 11 то уменьшается, то увеличивается на заданную ступеньку, совершая колебания около того значения, при 35 котором одновременно выдали импульсы несколько компараторов 1. Кроме того, блок 14 повторных передач изменяет потенциалы группы выходов, чтобы поочередно запретить прохожде ние через блок элементов И 3 части сигналов от компараторов 1, которые по результатам анализа участвовали в образовании искаженного сигнала.Передаваемые при повторной передаче 45 достоверные сигналы следуют в вычислительную машину. Повторная передача организуется по всем кодам, которые могут участвовать в наложении. Коды искаженных при повторной передаче 50 сигналов в вычислительную машину также не передаются. Передача сигналов корреляционным кодом устраняет необходимость очистки первого регистра 7 перед повторной записью. 55По окончании повторной передачи, блок 14 выдает разрешающие потенциалы на входы второй группы блока элементов И 3 и на элементы И 15 и 16. Появление импульсов на третьем и четвертом выходах блока 14 прекращается. Импульсы генератора 9 снова поступают на суммирующий вход счетчика 10.По мере нарастания суммы в счетчике 10 она достигает максимального значения, при котором появляется управляющее напряжение на выходе дешифратора 13. Этим напряжением прекращается работа второго генератора 9 и сбрасывается в нуль содержимое счетчика 10. Закончен очередной цикл передачи, а элементы устройства подготовлены к работе в следующем циклеРабота блока 14 повторных передач заключается в следующем. Если при поступлении кода очередного сигнала на входы блока 14 окажется, что на оба входа какого-то элемента И 18 поданы рабочие импульсы (а это возможно только при искажении сигнала, в частности, из-за наложения нескольких сигналов), то навыходе этого элемента появляется импульс, свидетельствующий об искажении передаваемого сигнала. Кажцый такой импульс передается на соответствующий вход элемента ИЛИ 21, а также проходит через соответствующий . открытый в рассматриваемом режиме элемент И 19 на один из информационных входов регистра 20, который запоминает по каким разрядам обнаружены искажения. Появляющийся на выходе элемента ИЛИ 21 импульс поступает в формирователи 23 и 25. Формирователь 23 увеличивает его длительность для того, чтобы она была достаточна для подавления импульса на управляющем выходе устройства, и выдает его на первый выход блока. Элемент ИЛИ 22 вырабатывает сигнал, который инвертируется первым элементом НЕ 24 и подается на второй выход блока и на первые входы элементов И 19, запирая их на время повторных передач, в результате сохраняется содержимое регистра 20 при передаче через устройство искаженных сигналов при некоторых повторных передачах. Формирователь 26 формирует импульс, управляющий процессом повторных передач. Длительность этого импульса определяет длительность промежутка времени повторной передачи по каждому отключаемому разряду искаженного кода. Управляющий импульс поступает на второй вход первого разрядного5 12871 анализатора 30 (вторые входы элементов И 33 и 34). Если в первом разряде регистра 20 не зафиксировано искажения, то на первый вход первого анализатора 30 поступает уровень логического нуля. В результате элементы И 32 и 33 оказываются открытыми, а элементы И 31 и 34 - закрытыми. Управляющий импульс формирователя 26 проходит через элементы И 33, ИЛИ 39, 10 И 32, ИЛИ 38 на третий выход блока 30, не вызывая повторной передачи по первому разряду, и поступает на второй вход следующего анализатора 30, который работает аналогично. Если на пер вый вход анализатора 30 поступает уровень логической единицы (соответствующий разряд искажен), то элементы И 32 и 33 закрыты, а элементы И 31 и 34 - открыты, В Результате чпвав ляющий импульс через элемент И 34 поступает на первый выход разрядного анализатора 30 и через элемент НЕ 29 выдает на выход блока 14 сигнал (нулевой уровень) на отключение датчи ков, имеющих единицу в соответствующем разряде прямого кода адреса. Сдновременно через элемент ИЛИ 25 запускается Формирователь 27 и на третьем и четвертом выходах блока 14 появ ляются импульсы, управляющие изменением состояния счетчика 10, Задержанный элементом 37 управляющий импульс через элемент ИЛИ 39 и элемент И 31 поступает на второй выход разрядного анализатора 30, вызывая (через элемент НЕ 29) отключение датчиков, имеющих единицу в соответствующем разряде обратного кода адреса, и выра.ботку импульсов на третьем и четвер том выходах блока 14. Затем через элемент 36 задержки и элемент ИЛИ 38 управляющий импульс поступает на второй вход следующего анализатора 30, который работает аналогично. Импульс 45 с третьего выхода последнего разрядного анализатора 30 сбрасывает регистр 20, завершая режим повторной передачи.Рассмотрим пример передачи кор реляционным кодом сигналов при трех- разрядных адресах датчиков, т.е, цля устройства, контролирующего состояние лишь самих датчиков. Предположим, что одновременно на входы шифратоРа 4 55 подаются импульсы с шестого и седьмо.го датчиков. Если;бы каждый из них поступал на вход шифратора 4 отдельно, то корреляционные коды передаваемых сигналов имели бы вид соответственно для сигнала шестого датчика 110001 и для сигнала седьмого датчика 111000. Каждой единице кода соответствует рабочий импульс в соответствующей разрядной линии. Следовательно, при наложении сигналов рабочие импульсы будут соответствовать коду 111001. Наличие искажения в передаваемом сигнале будет обнаружено в блоке 14 повторных передач по наличию рабочих импульсов в младшем разряде прямого и обратного кодов. Следовательно, во второй регистр 20 будет записан код 001, Повторная передача сигналов будет осуществляться только два раза. В первый раз будут отключены выходы компараторов 1, коды адреса которых содержат единицы в младшем разряде прямого кода, а во второй раз - имеющие единицы в младшем разряде обратного кода. При первой повторной передаче будет передан достоверный сигнал шестого датчика, а при второй - седьмого.Предлагаемая конструкция блока 14 повторных передач практически полностью устраняет искажения сигналов из-за их наложения, Им полностью устраняются наиболее вероятные наложения любых двух сигналов и большинство многократных наложений. Остающиеся ситуации, в частности неразличимая для предлагаемой конструкции блока 14 повторных передач ситуация передачи сигналов одновременно со всех семи датчиков, маловероятны.Изобретение обеспечивает повышение надежности устройства за счет уменьшения вероятности сбоев при одновременном срабатывании нескольких входных каналов. Обнаружение сбойных ситуаций производится на основе анализа корреляционного кода адреса сработавшего канала (датчика) блоком повторных передач,формула изобретения1. Устройство для ввода информации от аналоговых датчиков, содержащее компараторы, два блока Формирователей, два блока элементов И, шифратор, регистр, блок элементов ИЛИ, два генератора, счетчик, цифроаналоговый преобразователь и дешифратор, выход которого соединен с входом сброса128714 счетчика и вторым входом второго генератора, к первому входу которого подключен выход первого генератора, выходы счетчика соединены с входами дешифратора, входами второй группы второго блока элементов И и входами цифроаналогового преобразователя, выход которого соединен с вторыми входами компараторов, выходы которых соединены с входами первого блока 10 формирователей, выходы которого соединены с входами первой группы первого блока элементов И, выходы которого соединены с входами шифратора, выходы которого соединены с входами вто рого блока формирователей, выходы которого соединены с входами блока элементов ИЛИ и информационными входами первой группы регистра, выходы которого являются информационными вы ходами устройства, выходы второго блока элементов И соединены с информационными входами второй группы реги - стра, вход сброса которого является управляющим входом устройства, пер вые входы компараторов являются информационными входами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства за счет исключения сбоев при од новременном срабатывании каналов, устройство содержит блок повторных передач, два элемента И и элемент ИЛИ, выход которого соединен с суммирующим входом счетчика, выход второго генератора соединен с вторым входом Второго элемента И, выход которого соединен с вторым входом элемента ИЛИ, входы блока повторных передач объединены с входами блока элемен тов ИЛИ, выход которого соединен с первым входом первого элемента И, выход которого соединен с входами первой группы второго блока элементов И и является управляющим выходом устройства, первый, второй, третий и четвертый выходы блока повторных передач соединены соответственно с вторым входом первого элемента И, первым входом второго элемента И, вычитающим входом счетчика и первым входом элемента ИЛИ, выходы группы блока повторных передач соединены с входами второй группы первого блока элементов И., 552. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок повторных передач содержит элементы И первой и второй групп, регистр, эле 1 8мент НЕ, три формирователя, три элемента ИЛИ, элемент задержки, элементы НЕ группы и разрядные анализато- ры, входы элементов И первой группы являются входами блока, выходы элементов И первой группы соединены с входами первого элемента ИЛИ и вторыми входами элементов И второй группы, выходы которых соединены с информационными входами регистра, выходы которого соединены с первыми входами соответствующих разрядных анализаторов и входами второго элемента ИЛИ, выход которого соединен с входом элемента НЕ, выход которого соединен с первыми входами элементов И второй группы и является вторым выходом блока, выход первого элемента ИЛИ соединен с входами первого и второго формирователей, выход первого формирователя является первым выходом блока, выход второго формирователя соединен с вторым входом первого разрядного анализатора, к вторым входам последующих разрядных анализаторов подключены третьи выходы предыдущих, третий выход последнего разрядного анализатора соединен с входом сброса регистра, первый и второй выходы каждого разрядного анализатора соединены с входами соответствующих элементов НЕ группы и соответствующими входами третьего элемента ИЛИ, выход которого соединен с входом третьего формирователя, выход которого соединен с входом элемента задержки и является третьим выходом блока, выход элемента задержки является четвертым выходом блока, выходы элементов НЕ группы являются выходами группы блока.3. Устройство по пп.1 и 2, о тл и ч а ю щ е е с я тем, что разрядный анализатор содержит четыре элемента И, элемент НЕ, два элемента задержки и два элемента ИЛИ, второй вход первого элемента И объединен с первым входом четвертого элемента И, входом элемента НЕ и является первым входом анализатора, вторые входы третьего и четвертого элементов И объединены и являются вторым входом анализатора, выход элемента НЕ соединен с вторым входом второго элемента И и с первым входом третьего элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с первыми входами первого и второгоэлементов И, выходы первого и четвертого элементов И соединены соответственно с входами первого и второго элементов задержки и являютсясоответственно вторым и первым выходами анализатора, выходы первого ивторого элементов задержки соединены соответственно с первым входом нервого элемента ИЛИ и вторым входом второго элемента ИЛИ, выход второго элемента И соединен с вторым входомпервого элемента ИЛИ, выход которогоявляется третьим выходом анализатора,.Тираж 670 ВНИИПИ Государственног по делам изобретени 113035, Москва, Ж, манов Корректор Н.Король