Устройство для сопряжения эвм с дискретными датчиками

(19) 01),СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 3/ кщ"- у ФЮГ ЗОБ РЕТЕ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОЫУ СВИДЕТЕЛЬСТВ( 7 1 ) Киевское проектно- конструкторское бюро автоматизированных систем ,управления;2 . Авторское свидетельство СССРР 8 30 3 6 7 , кп , С 06 Г 3 / 0 4 , 1 9 7 9( 5 4 ) ( 57 ) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯЭВМ С ДИСКРЕТНЫМИ ДАТЧИКАМИ, содержащее коммутатор, входы первойгруппы которого являются входамигруппы устройства, а выход соедине)(с первым входом первого триггера,выход которого соединен с первымвходом первого блока памяти, входыгруппы которого соединены с соответ-.ствующими входами второй группыкоммутатора, входами группы блокасогласования и выходами счетчика,вход которого соединен с первымвыходом блока синхронизации, второй выход которого соединен с вторым входом первого триггера, а третий выход - с вторым входом первогоблока памяти и первым входом второго триггера, второй вход которого соединен с выходом блока согласова- " ния, а выход - с первым входом блока синхронизации и входом блока согласования, выходы группы которого являются выходами устройства, второй вход блока синхронизации является первым входом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства путем обеспечения различных режимов работы, в него введены второй блок памяти, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, НГ и элемент И, выход которого сое" динен с третьим входом второго триггера, а первый и второй входы соединены с соответствующими выходами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, первые входы которых соединены .с выходом первого триггера, а вторые входы являются вторым входом устройства, третий вход элемента И соединен с пе)вым выходом второго блока памяти, второй выход которого соединен с третьим входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, входы второго блока памяти соединены с соответствующими выходами счетчика, выход первого блока памяти соединен с третьим входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-ЦЕфИзобретение относится к вычислительной технике и может быть применено в автоматизированных системах управления для приема информации отдискретных датчиков.Известно устройство для сопря"женил, содержащее коммутатор, дешифРатор адреса, счетчик адреса,блок синхронизации, схему, сравнения,первый и второй регистры, первыйи второй шифраторы (1(Нецостатком устройства являетсяего сложность,Наиболее близким по техническойсущности к изобретению является устройство для сопряжения электроннойвычислительной машины с дискретнымидатчиками, содержащее коммутатор,счетчик, блок памяти, схему сравненил, первый и второй триггеры,блок сицхронизации и блок согласовация с ЭВМ 21Педостатком известного устройстваявляется отсутствие режима маскироваццл, позволяющего прерывать программу по предварительно заданнымвходам, и Режимов, обеспечивающихпр рывацие программ при заданныхусловиях состояния входных сигналов,,т.,е. по заданному переходу логического уровня на соответствующемвходе иПолью изобретения является расшцрецие области применения устройства путем обеспечения различныхрежимов работЫ,Поставленная цель достигаетсятем, что в устройство для сопряженияЭВМ с дискретными датчиками, содержащее коммутатор, входы первойгрупггы которого являются входамигруппы устройства, а выход соединец с первым входом первого триггера, выход которого соединен с первым входом первого блока памяти,входы группы которого соединены ссоответствующими входами второйгрупггы коммутатора, входами группыблока согласования и выходами счетчика, вход которого соединен с первым выходом блока синхронизации,второй выход которого соединен свторым входом первого триггера,а третий выход - с вторым входомпервого блока памяти и первым входом второго триггера, второй входкоторого соединен с выходом блокасогласования, а выход - с первымвходом блока синхронизации и входомблока согласования, выходы группыкоторого являются выходами устройства, второй вход блока синхрониза"ции является первым входом устройства, введены второй блок памяти,первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ и элемент И, выход которого соединен с третьим входом второго триггера, а первый и второй входы соединены с соответствующимивыходами первого и второго элеменов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, первые вхокоторых соединены с выходом первого триггера, а вторые входы яв 5 ляются вторым входом устройства,третий вход элемента И соединенс первым выходом второго блока памяти, второй выход которого соединен с третьим входом второго эле 10 мента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, входывторого блока памяти соединены ссоответствующими входами счетчика,выход первого блока памяти соединен с третьим входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ,На чертеже представлена функциональная схема устройства для сопряжения ЭВМ с дискретными датчикаМиоУстройство содержит коммутатор 1счетчик 2, первый блок 3 памяти,второй блок 4 памяти, первый вход5, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ б и 7, элемент И 8 рпервый и второй триггеры 9 и 10,блок 11 синхронизации, блок 12 согласования, входы 13 группы, второй вход 14, выходы 1;5.Устройство работает следующимобр.аз ом.Установку устройства в исходноесостояние производят путем загрузки блоков 3 и,4, В блок 3 памятизагружается информация об исходномсостоянии каждого входа, в блок 4З 5 памяти - информация о состояниибита маски и бита условий по каждому входу,Блок 1.1 синхронизации тактируетсяот ЭВМ по входу 5 и по каждому40 входному тактовому импульсу формиРует три последовательных выходныхимпульса,По первому импульсу, поступающему на вход счетчика 2, устанавли 45 вается код, по которому в коммутаторе 1 производится выбор соответствующего входа, а на выходахблоков 3 и 4 устанавливаются соответственно код состояния выбранногоканала, записанный в предыдущемцикле опроса и коды состояний битамаски и бита условиЯ,По второму импульсу производитсязапись входного сигнала в триггер9, после чего элементами ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ б и 7 и элементом И 8производится сравнение уровня этого сигнала с его уровнем в предыдущем цикле опроса (режим.1 ), анализсостояний бита маски (режимИ )60 и бита условий (режим Щ). Возможно использование сочетаний режима 1 и режима П 1 , при которомвходной сигнал сравнивается с битомусловий и его состоянием в преды 65 дущем цикле опроса.1062 10 Составитель С.Гапир,Т,Кугрышева Техред М.Костик рректор В.Гирняк а ираж 706рственного комитета СССРзобретений и открытий Ж, Раушская наб,д 0218 9 ИИЛИ Госуд по делам 35, Москводписное 4/ ент, у, Ужгород, ул, Проектная, 4 ПП В режиме 1 первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 6 сравнивает текущее значение сигнала на выбранном входе устройств с его значением в предыдущем цикле опроса, При несовпадении логических уровней этих сигналов и при разрешающем сигнале по входу 14, опрецеляющем данный режим работы устройства, на первом входе элемента И появляется уровень логической "1;ф, При данном режиме на остальных входах элемента И 8 установлены уровни логической1; . В режиме Р на элемент И 8 поступа ет с выхода блока 4 памяти уровень логического и запрещает прерывание программы по выбранному входу,В режиме Ш на второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 7 поступает текущее значение сигнала на выбранном входе устройства и значение соответствующего бита условия с выхода блока 4 памятиПри несовпадении логических уровней этих сигналов и при разре 682 4Юшающем сигнале по входу 14 на вто-ром входе элемента И 8 появляетсяуровень логической ф 1; . При данном режиме на остальных входахэлемента И 8 установлены уровнилогической 1, .По третьему импульсу производится запись в блок 3 памяти состояния триггера 9, а в триггер 10запись выходного сигнала элемента И;8, Сигнал с выхода триггера 10поступает в блок 11 синхронизации,запрещая его работу, и в блок 12согласования с ЭВМ, инициируя прерывание програММ. После считыванияномера входа, вызвавшего прерывание, ЭВМ сбрасывает триггер 10 иразрешает дальнейшую работу блока11 синхронизацни.Таким образом, введение дополнительного блока 4 памяти элементовИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 6 и 7 и элемента И 8 позволяет. реализовать новые режимы работы устройства, сокращает время обслуживания запросовпрерывания программ и объем требуемой для этого памяти,