Аналоговое запоминающее устройство
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 930387
Авторы: Верлань, Максимович
Текст
(72) Авторы изобретен Ф. Верла ксимови нститут электродинамики АН Украинской ССР 71 тел УСТРОЙСТВО ЛОГОВОЕ ЗАПОНИН тся к вцчис стности к а тройствам но для за логовых с Изобретельной тговын эапможет бытнания неплов. ение относ хнике, в ч минающим уиспользов ерывных ан яетс а яв веде ло ев з поми- игнаикаюя при цепь, тори- коррыреди тори конд Известно аналоговое .запоминающее устройство для запоминания дискретных значений аналоговых непрерыв 1 О ных сигналов, характеризующееся тем, что в качестве аналоговых запоминающих элементов в нем использованы конденсаторы, которые в режиме записи поочередно через ключи подключаются к источнику входного сигнала на время, соответствующее шагу квантования, В режиме хранения информации все конденсаторы отключены, В режиме воспроизведения конденсатов том же масштабе времени поочео подключаются к выходному пое." тела. А в режиме стирания все енсаторы закорочены 1 13. Недостатком устройствнизкая точность воспроизписываемой инФормации.В известное устройство,уменьшения погрешностей, вощих в процессе воспроизведекоммутации элементов памятиобратной связи усилителей-птелей воспроизведения введеректирующие цепи 23. Несмотря на указанные мерц по по" вцшению точности воспроизведения записываемой инФормации, недостатки известных устройств полностью не устраняются. Эти устройства воспроизводят записываемый непрерывный сигнал в Форме ступенчатой аппроксимации, для дальнейшего использованиякоторого приходится приводить его к исходному виду, т.е. сглаживать интегрировать), Интегрирование ступенчатой Функции напротяжении всего периода воспроизведе"13 93038ния,способствует накоплению пргрешностей.Наиболее близким по техническойсущности является устройство, которое содержит группу запоминающих конденсаторов, выходной усилитель.постоянного тока и корректирующую цепь,включающую резисторы, конденсаторы,ключ, дополнительный усилитель. Источник входного сигнала через ключ 10подключен к входу выходного усилителя, в цепь обратнои связи которогойодключенц через ключи группа запоминающих конденсаторов, а также корректирующая цепь, причем выход выходного 15усилителя подключен к входу дополнительного усилителя через элементсвязи, например резистор, а вход выходного усилителя подключен к выходу дополнительного усилителя через элемент связи, например конденсатор, в цепь обратной связи дополнительного усилителя подключены параллельно соединенные конденсатор,резистор и ключ 3,Запись информации в устройствепроизводится путем поочередного подключения запоминающих конденсаторовк источнику входного сигнала. Приэтом также заряжаются паразитные емкости. В период хранения инфермацииключ в цепи обратной связи дополнительного усилителя замыкается, чтообеспечивает разряд параэитных емкостей и восстановление машинных нулей усилителей, В режиме воспроизведения этот ключ опять размыкаетсяи в цепь обратной связи выходногоусилителя подключается корректирующая цепь, которая препятствует разаоряду запоминающих конденсаторов, ко"торые поочередно подключаются к выходному усилителю. Это приводит куменьшению инструментальной погрешности, возникающей в процессе воспроизведения записанной информации.Недостатком известного устройства,несмотря на то, что точность воспроизведения записанной информации нес".колько увеличивается, является сохранение существенных погрешностейв форме выходного сигнала, т.е. всееще низкая точность, так как воспроизводится не сам входной сигнал, алишь его ступенчатая аппроксимация.Другой недостаток устройства - уз-.кая область его применения, При проведении различных вычислений, например при вычислении рекурентных 7 4функций, возникает необходимость, производить одновременно запись новой информации и воспроизведение ранее записанной в одном блоке памяти, что упрощает организацию вычислительного процесса, способствует повышению точности аналоговых вычислений.Это устройство не позволяет одновременно проводить запись, воспроизведение и стирание информации, т,е. обладает низкой оперативностью.Цель изобретения - повышение точности устройства и расширение области его применения за счет одновременного осуществления записи, воспроизведения и стирания информации,Поставленная цель достигается тем, что в аналоговое запоминающее устройство, содержащее первый блок памяти, первый вход которого соединен с входом устройства, второй, третий и четвертый входы первого блока памяти соединены соответственно с первым, вторым и третьим выходами блока управления, вину записи и шину выбора шага квантования, сое-. диненные с входами блока управления, введены второй блок памяти, дифференциальный усилитель, первый и второй ключи, первый и второй интеграторы, повторитель напряжения и сумматор, выход которого соединен с выходом устройства, входы сумматора соединены соответственно с выходами интеграторов и выходом повторителя напряжения, вход которого подключен к одному из входов дифференциального усилителя, входц интеграторов соединены с выходами ключей, первые входы которых соединены с выходом дифференциального усилителя, входы которого соединены с выходами блоков памяти, вторые входы ключей соединены с четвертым выходом блока управления, первый вход второго блока памяти соединен с входом устройства, пятый, шестой и седьмой выходы блока управления соединены соответственно с вторым, третьим и четвертым входами второго блока памяти.Блок управления содержит счетчик, распределитель, первую, вторую и третью группы триггеров, инвертор, первый, второй, третий, четвертый и пятый триггеры и генератор тактовых сигналов, одни входы которого соединены с входами блока управления, выход генератора тактовых сигналов подключен к первому входусчетчика, к первому входу распределителя и к входам первого и второго триггеров, второй вход распределителя соединен с одним из входов блока управления и с входом третьего триггера, выход которого подключен к входу четвертого триггера, к входу инвертора и к первым входам триггеров первой группы, выход инвертора соединен с входом пятого триггера и с первыми входами триггеров второй группы, второй вход счетчика соединен с вторым входом распределителя, выход счетчика соединен с другим входом генератора тактовых сигналов и с первыми входами триггеров третьей группы, второй и третий. входы каждого 1-го триггера первой второй и третЬей групп соединены соответственно с 1-ым и (1+1)-ым выходами распределителя, выходы второго, четвертого и пятого триггеров соединены соответственно с первым, вторым и третьим выходами блока управления, выход первого триггера подключен к четвертому выходу блока управления, выходы триггеров первой, второй и третьей групп соединены с пятым, шестым и седьмым выходами блока управления.На Фиг. 1 изображена функциональная схема предложенного устройства; на фиг. 2 - функциональная схема блока управления, на Фиг. 3 - один из вариантов схемного выполнения блока памяти.Устройство содержит блок управления 1, блоки памяти 2 и 3, ключи 4 и 5, интеграторы 6 и 7, сумматор 8, повторитель напряженйя 9, дифференциальный усилитель 10, шину 11 запуска и шину 12 выбора шага квантования.Блок управления фиг.2) содержит генератор тактовых сигналов 13, счетчик 14, триггеры 15-19, инвертор 25, распределитель 21, триггеры 22-24 первой, второй и третьей групп.Блок памяти (Фиг.3) содержит ключи 25-32, операционные усилители 33 и 34., резисторы 35 и 36, ячейки па" мяти 37, каждая из которых состоит из конденсатора 38 и ключей 39-41.В режиме воспроизведения в блоке памяти замкнуты ключи 27-30. Воспроизведение записанной инфррмации производится аналогично процессу записи, только на каждом шаге воспроизведения на дифференциальный усилитель 10 подаются через усилители 33, 5 10 и 34 напряжения с 1-ой и (1+1)-ойячеек 37 памяти. Напряжения с. этихячеек памяти поступают на вход входного диФФеренциального усилителя 10,на выходе которого Формируется сигнал, равный их разности. Этот сигнал поочередно через такт генератора 13 посредством ключей 4 и 5 поступает на первый и второй интеграторы 6 4 7Каждый интегратор интегрирует сигнал в течение только од"ного шага квантования, причем, если первый интегратор 6 интегрирует сигнал, то второй интегратор 7 в те 15 чение этого шага восстанавливает своймашинный нуль, и наоборот. Это позволяет в К раз сократить время накопления погрешностей. С интеграторов6 и 7 сигнал разности поступает насумматор 8, где он суммируется сФиксированным значением напряжения наподключенном в течение 1-го шага1-ой ячейки 37 памяти. На выходе этого сумматора 8, который является вы 25 ходом всего устройства, Формируется непрерывный аналоговый сигнал, который является точной копией записанного.Цикл стирания информации совмещенс циклами записи и воспроизведения,а именно с началом 1-го шага воспроизведения конденсатор 38 шунтируется ключом стирания 39, который размыкается только в начале (-1)го шага цикла записи. Таким обра 35зом, время стирания информации скаждого конденсатора 38 ячейки памяти 37 в и раэ больше времени записи, Такая асимметрия времен записи и40стирания информации способствует повышению точности работы устройства,так как для многих типов конденсаторов процесс деполяризации диэлектри-.ка более инерционен, что может спо"собствовать накоплению погрешностей45 пои частой перезаписи инФормации,Блок управления работает следующимобразом,С приходом импульса запуска запус 50каются генератор 13 и счетчик 14 1распределитель 21, а также,изменя. ется выходной логический потенциалтриггера 17, что вызывает изменениесостояния триггеров Омидта 18 и 19,которые предназначены для перекпюче 55ния режимов записи и воспроизведениясоответственно в первом и втором блоках памяти 2 и 3, т.е. управляютключами 25-30. В любой момент време878торов 38. При этом счетчик 14 настраивают на выделении (а+1)-го тактового импульса, где в - номер последнего шага цикла записи-воспроиз" ведения, кроме того этот (а+1)-ый тактовый импульс поступает на закрывающие входы всех триггеров 24 ( эти входы снабжены разделительными диодами), что приводит к стандартному завершению цикла записи-воспроизведения.Предложенное устройство позволит записывать и воспроизводить обрабатываемые сигналы в виде непрерывного сигнала.Точность воспроизведения записываемой информации будет удовлетворять более жестким требованиям, так как в процессе воспроизведения при интегрировании время накопления погрешностей существенно сокращается. Предложенное устройство значительно расширяет область его применения,а именно: одновременно производитзапись, воспроизведение и стираниеинформации, причем время стиранияинформации с каждого конденсаторазначительно превышает время записи,что также способствует повышениюточности,формула изобретения 1. Аналоговое запоминающее устройство, содержащее первый блок памяти, первый вход которого соединен с входом устройства, второй, третий и четвертый входы первого блока:памяти подключены соответственно к первому, второму и третьему выходам блока управления, шину записи и шину выбора шага квантования, соединенные с входами блока управления, о т л и ч а ю щ е е с я тем, что, с целью повышения точности устройства и расширения области его приществления записи, воспроизведения и стирания информации, в него введены второй блок памяти, дифференциальный усилитель, первый и второй ключи, первый и второй интеграторы, повторитель напряжения и сумматор, выход которого соединен с выходом устройства, входы сумматора соединены соответственно с выходами интеграторов и с выходом повторителя напряжения, вход которого подключен к 9303ни триггеры 18 и 19 находятся в про. тивоположных состояниях,так как входтриггера 18 подключен к выходу триг"гера 17 непосредственно, а вход триг"гера 19 - через инвертор 20. С выхода генератора 13 тактовые импульсыпоступают на вход счетчика 14, которий выделяет (к+1)-ый тактовыйимпульс, служащий сигналом оконца"ния очередного цикла записи-воспро Оизведения, Этот импульс поступаетна вход остановки генератора 13 иостанавливает последний (при полном использовании объема памятиа=М), Тактовые импульсы поступают 15на вход триггера 1, который управляет ключами 4 и 5 интеграторов 6. и7, а также на вход триггера 16, Этоттриггер 16 служит для обнуления операционных усйлителей 33 и 34 в режиме хранения информации (при отсутствии тактовых импульсов).1.Тактовые импульсы такие поступаютна вход распределителя 21, в котором каждый 1-ый входной импульс выделяется на 1-ый выход распределителя, далее 1-ый импульс открывает1-ый триггер 24 и закрывает (1-1)-ыйтриггер 24 коммутации конденсаторов 38 обоих блоков памяти 2 и 3, зоа также открывает (1"1)-ый и Ьакрывает (1+1)-ый триггеры 22 и 23 стирания, причем первые триггеры 22и 23 закрываются импульсом запуска.На входы триггеров 22 стирания первой линейки сигнал управления поступает с выхода триггера 17 непосредственно, а на входы триггеров 23стирания второй линейки " через инвертор 20, Триггеры 24 управляют ключами 40 и 41 обоих блоков памяти 2и 3, триггеры 22 и 23 управляют ключами 39 стирания соответственно первого и второго блоков памяти 2 и 3.При работе с записываемыми сигналами "определенной длительности в блокепамяти определяют длину шага квантования по их длительности и числу кон:- менения за счет одновременного осуденсаторов 38. При этом потенциал,соответствующий определенной длинешага квантования подают на шину 1,1,т.е. задают частоту следования импулсов генератора.13. Минимальная длительность шага квантования опреде . ляется постоянной времени цепи за;писи, В связи с этим при записи быстроизменяющихся процессов может воз. никнуть необходимость использоватьлишь часть запоминающих конденса930387 10и к первым входам триггеров первой группы, выход инвертора соединен с входом пятого триггера и с первыми входами триггеров второй группы, второй вход счетчика соединен с вторым входом распределителя, выход счетчика -с другим входом генератора тактовых сигналов и с первыми входами триггеров третьей группы, второй и третий входы каждого 1-го триггера первой,. второй и третьей групп соединены соответственно с 1-ым и (1+1)-ыи выходами распределителя, выходы второго, четвертого и пятого триггеров, соединены соответственно с первым, вторым и третьим выходами блока управления, выход первого триггера подключен к четвертому выходу блока управления, выходы триггеров первой, второй и третьей групп сое. динены с пятым, шестым и седьмымвыходами блока управления.4 одному из входов дифференциально"го усилителя, входы интеграторов соединены с выходами ключей, первые входы которых соединены с выходом дифференциального. усилителя, входы которого соединены с выходами блоковпамяти, вторые входы ключей соединены с четвертым выходом блока управления, первый вход второго блокапамяти соединен с входом устройства,пятый, шестой и седьмой выходы блока управлений - соответственно свторым, третьим и четвертым входами второго блока памяти,2. Устройство по п.1, о т л им а ю щ е е с я тем, что в нем блокуправления содержит счетчик, рас"пределитель,. первую, вторую и третьюгруппу триггеров, инвертор, первыйвторой, третий, четвертый и пятыйтриггеры и генератор тактовых сигналов, одни входы которого соединены с входами блока управления, выход генератора тактовых сигналовподключен к первому входу счетчика,к первому входу распределителя и квходам первого и второго триггеров,второй вход распределителя соединенс одним из входов блока управленияи с входом третьего триггера, выходкоторого подключен к входу четвертого триггера, к входу инвертора,Источники информации,25 принятые во внимание при экспертизе1. Авторское свидетельство СССРй 325634, кл. 6 11 С 27/00, 1972,2. Авторское свидетельство СССРЮ 434483, кл. С 11 С 27/00, 1974.3, Авторское свидетельство СССРУ .362352, кл. 6 11 С 27/00, 1973
СмотретьЗаявка
2854945, 17.12.1979
ИНСТИТУТ ЭЛЕКТРОДИНАМИКИ АН УССР
ВЕРЛАНЬ АНАТОЛИЙ ФЕДОРОВИЧ, МАКСИМОВИЧ НИКОЛАЙ АЛЕКСАНДРОВИЧ
МПК / Метки
МПК: G11C 27/00
Метки: аналоговое, запоминающее
Опубликовано: 23.05.1982
Код ссылки
<a href="https://patents.su/6-930387-analogovoe-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Аналоговое запоминающее устройство</a>
Предыдущий патент: Регистр сдвига
Следующий патент: Запоминающее устройство с самоконтролем
Случайный патент: Машина для вырезания сердцевины плодов, например, перца