Умножитель частоты следования импульсов

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоаетскихСоциалистическихРеспублик(22) За я влено 08,08.80 (21) 2974475/18-21 с присоединением заявки РЙ -Гееударстеенный комитет(28) Приоритет ао делам изобретений и открытий(72) Авторы изобретения В. А, Добрыдень и И. Д. ПузькоИнститут проблем машиностроения АН Украинской - АССР.,иЗарьковский(54) УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ Изобретение относится к вычислительнойтехнике, может быть использовано в составеконтрольно-измерительных систем и системавтоматического управления,По основному авт. св. Р 845290 известенумножитель чстоты следования импульсов, содержащий реверсивный счетчик импульсов иблок разделения, элемент ИЛИ, регистр, логический блок, триггеры, ключи, линию задержки, включенную между выходом элемен.та ИЛИ и входом формирователя импульсов,выход которого соединен с импульсным входом первого ключа, первый выход которогосоединен со счетным, а второй - с обнуляющим входами пересчетного блока, подключенного выходом к управляющему входу перво.го ключа, генератор импульсов, выход которого соединен с импульсным входом логического блока, выходы которого подключенык входам сложения и вычитания реверсивногосчетчика импульсов, а тактовые выходы - ктактовым входам блока разделения, первыйинформационный вход которого подключен квходной шине, второй информационный вход -к счетному входу пересчетного блока, а первый выход - к первому входу первого элемента ИЛИ, второй выход - ко второму входу первого элемента ИЛИ, импульсному входу третьего ключа, счетному входу первого триггера и первому входу второго элемента ИЛИ, второй вход которого соединен с обнуляющим входом пересчетного блока, им.пульсным входом четвертого ключа и счетным входом второго триггера, а выход - с управ Оляюшим входом регистра, входы которого соединены с разрядными выходами реверсивного счетчика импульсов, а выходы - с управляю.шими входами линии задержки, при этом выходы первого и второго триггеров соединены 15с управляющими входами соответственно третьего и четвертого ключей, подключенных выходами соответственно к единичным и нулевым входам третьего и четвертого триггеров, 20выходы которых подключены к потенциальным входам логического блока, содержащего элемент ИЛИ, линию задержки, первый и вто- оой элементы И, выходы которых, являясь выходами логического блока, соединены со20 50 3 92300ответственно со входами сложения и вычита.ния реверсивного счетчика импульсов, импульсный вход логического блока соединен с импульсным входом первого элемента И и черезлинию задержки и непосредственно с первыми вторым входами элемента ИЛИ, выход ко.5торого соединен с импульсным входом второго элемента И, при этом потенциальные входы первого и второго элемента И, являютсяпотенциальными входами логического блокаи соединены соответственно с нулевыми и10единичными входами третьего и четвертоготриггеров 1 .Недостатком известного устройства являетсянизкое быстродействие в том, случае, когдаТ 1 +1( Т 1 (где Т 1 ый интервал между входными импульсами устройства =1,2 ).Цель изобретения - повышение быстродействия устройства,Поставленная цель достигается тем, что вумножитель частоты следования импульсов,содержащий реверсивный счетчик импульсов,линию задержки, вход которой соединен с выходом элемента ИЛИ, формирователь импульсов, выход. которого соединен с импульснымвходом ключа, первый выход которого сое. 25, динен со счетным, второй выход - с обнуляюшим входами пересчетного блока, а управ.ляюший вход - с выходом пересчетного блока, блок разделения, дополнительный. элементИЛИ, регистр, логический блок, триггеры, дополнительные ключи и генератор импульсов,выход которого соединен с импульсным входом логического блока, первый и второй выходы которого подключены к входам сложения и вычитания реверсивного счетчика импульсов, а тактовые выходы - с тактовыми входами блока разделения, первый информационный вход которого подключен к входной ши.не, второй информационный вход - к счетно.му входу пересчетного блока, а первый выход - к первому входу элемента ИЛИ, второйвыход - ко второму входу элемента ИЛИ, импульсному входу первого дополнительногоключа, счетному входу первого триггера ипервому входу дополнительного элемента ИЛИ,второй вход которого соединен с обнуляюшим входом пересчетного блокаимпульснымвходом второго дополнительного ключа и счетным входом второго триггера, а выход - суправляющим входом регистра, входы которого соединены с разрядными выходами реверсивного счетчика импульсов, а выходы - суправляющими входами линии задержки приэтом выходы первого и второго триггеров соединены с управляющими входами соответственно первого и второго дополнительныхключей, выходы первого дополнительного ключа соединены с единичными, а.выходы второ.го дополнительного ключа - с нулевыми вхо 24дами третьего и четвертого триггеров, выхо. ды которых подключены к потенциальным входам логического блока, при логический блок содержит элемент ИЛИ, линию задержки и первый и второй элементы И, выходы которых являясь первым и вторым выходами логического, блока соединены соответственно со входами сложения и вычитания реверсивного счетчика импульсов, импульсный вход логического блока соединен с импульсным входом первого элемента И и через линию задержки и непосредственно с первым и вторым входами элемента ИЛИ, выход которого соединен с импульсным входом второго элемента И, введены пятый триггер и два вентиля, информационный вход первого из которых соединен со вторым выходом первого ключа, управляющий вход - с третьим выходом логического блока, а выход - с третьим входом элемента ИЛИ и с единичным входом пятого триггера, нулевой вход которого соединен со счетным входом первого триггера, а выходы соединены с соответствующими дополнительными потенциальными входами логического блока, четвертый выход которого подключен к управляющему входу второго вентиля, включенного между выходом линии задержки и входом формирователя импульсов, а в логический блок введены элемент НЕ, третий, четвертый и пятый элементы И, входы первого и второго из которых являются потенциальными входами логического блока и соединены соответственно с нулевыми и единичным и выходами третьего и четвертого триггеров, выход четвертого элемента И является третьим выходом логического блока и соединен с потенциальным входом второго элемента И, а выход третьего элемента И соединен с первым потенциальным входом первого элемен та И и первым входом пятого элемента И, второй вход которого и второго потенциального входа первого элемента И являются дополнительнымн потенциальными входами логического блока и соединены соответственно с единичным и нулевым выходами пятого триггера, а выход пятого элемента И соединен с входом элемента НЕ, выход которого является четвертым выходом логического блока.На фиг. 1 представлена структурная схема устройства; на фиг. 2 - структурная схема логического блока.Устройство содержит элементы 1,2 ИЛИ, формирователь 3 импульсов, генератор 4 импульсов, блок 5 пересчетный, реверсивный счетчик 6 импульсов, блок 7 разделения им. пульсов во времени, линия задержки 8, регистр 9, блок 10 логический, триггеры 11-.14, ключи 15-17, вентили 18, 19, пятый триггер 20, Логический блок 10 состои из первого923002 30 5и второго элементов И 21, 22, элемента 23ИЛИ, линии 24 задержки, третьего, четвертогои пятого элементов И 2527, элемент 28 НЕ,Устройство работает следующим образом.В исходном состоянии блок 5 установленв нуль, а его коэффициент пересчета заданравным требуемому коэффициенту К умножения частоты следования импульсов, в соответствии с коэффициентом К и периодом Тповторения входных импульсов устанавлива-.ется состояние реверсивного счетчика 6 исовпадающее с ним состояние регистра 9, задающее время задержки т = Т/К, необходи-.мое для получения равномерного распределения выходных импульсов умножителя триггер11 установлен в единичное, а остальные триггеры 12, 13 14 и 20 - в нулевое состояние(при этом импульсы на входы реверсивногосчетчика.б не поступают, вентиль 18 закрыт,вентиль 19 открыт), первый выход блока 7разделения импульсов соединен через ключ 15.с единичным входом триггера 11, а второйвыход ключа 17 соединен через ключ 16 - снулевым входом этого триггера; импульсныйвход ключа 17 соединен с его первым выхо- рдом, т,е. со счетным входом пересчетного бло.ка 5 и вторым информационным входом блока 7.В соответствии с величиной К установленачастота импульсов на выходе генератора 4 имгпульсов.Первый входной импульс передается тактовым импульсом генератора 4, на первый выход блока 7, т,е. на вход линии 8 через элемент 1, на единичный вход триггера 11 черезключ 15, на счетный вход триггера 13, нулевой вход трипера 20 и - через элемент 8на управляюший вход регистра 9.При этом триперы 11, 20, а также регистр 9 не изменяют своего состояния,.триг 40гер 13 переходит в единицу, подключая импульсный вход ключа 15 к единичному входутриггера 12,Спустя время т появится импульс на выхо 45 де линии 8 он пройдет через открытый вентиль 19 и формирователь 3 и поступит через ключ 17 на счетный вход пересчетного блока 5 и далее через блок 7 и элемент 1 снована вход линии 8 задержки. Этот импульс будет50 циркулировать указанным образом по кольцу: выход линии 8 задержки - вентиль 19 - формирователь 3 импульсов - ключ 17 - блок 7 разделения импульсов . элемент 1 - вход линии 8 задержки, в каждом цикле добавляя5 55 единицу к содержимому пересчетного блока 5.На выходе формирователя 3 импульсов вы.рабатывастся при этом пачка импульсов с и риодом т. 6Так будет продолжаться до тех пор покачисло импульсов этой пачки (и равное емучисло в пересчетном блоке 5 не достигнет зна.чения К - 1. При этом появится единичный сигнал на управляющем входе первого ключа 17,импульсный вход которого окажется соединенным с его вторым выходом.Очередной, а именно К-ый, импульс с выхода формирователя 3 импульсов поступит теперь через ключ 17 на обнуляюший вход пересчетного блока 5, в результате чего циркуляция импульса прекращается, пересчетный блок5 возвращается в исходное нулевое состояние;кроме того этот же К.ый импульс через ключ16 возвратит в нуль триггер 11. Если время тустановлено правильно, т.е. момент формирования К-го выходного импульса совпадаетво времени с приходом очередного входногоимпульса, то триггер 12 устанавливается вединицу, и, поскольку состояние триггеров 11и 12 по прежнему различны, импульсы на входы реверсивного счетчика 6 не поступают, т.е,время т остается без изменения.Триггер 11 остается в единичном состояниив интервалах времени между моментами поступления нечетных входных импульсов первого, третьего и т.д.) и моментами появления на выходе формирователя 3 импульсовК-х импульсов пачек, порождаемых соответствующими входными импульсами, Иначе говоря, триггер 11 устанавливается в единицукаждым - ы м (= 1, 3, 5) входнымимпульсом и возвращается в нуль последнимК-ым импульсом каждой пачки, состоящейиз К импульсов, порожденной -ым входнымимпульсом. Аналогично работает триггер 12,но с четными входными импульсами.Если Т1 ) Т, то К-ый импульс, по.рожденный импульсом начала Т + 1 приходит раньше импульса его окончания, т.е, очередного входного импульса, в результате винтервале времени между указанными импульсами, длительность которого Ь Т = Т+ 1 - Т,оба триггера 11 и 12 оказываются в нулевомсостоянии.Ввиду этого импульсы с первого выходалогического блока 10 поступают в течениеЬТ на суммирующий вход реверсивного счетчика 6, благодаря чему время задержки тизменится ровно на столько, чтобы выполнялось равенство т = Т + 1/К.Изменение времени задержки произойдет,когда очередной входной импульс, поступивчерез элементы 7 и 8 на управляюший входрегистра 9, передаст в него новое, откорректированное содержимое реверсивного счстчика 6,Таким образом при увеличении периода следования входных импульсов равномерностьраспределения выходных импульсов будет вос. становлена уже в следующем периоде, неравно. мерность распределения импульсов будет иметь место только в течение одного периода вход. ных импульсов.В предлагаемом режиме работа устройства не отличается от работы устройства извест. ного.Рассмотрим теперь случай Т + 1 ( Т, Теперь очередной входной импульс поступит раньше, чем будет сформирован К-й импульс пачки выходных импульсов, порожденной предыдущим входным импульсом.В результате с момента поступления им. пульса начала Т+ 1 оба триггера 11 н 12 оказываются. в единичном состоянии, ввиду чего ,триггер 20 в нулевом состоянии) импульсы со второго выхода логического блока 10 начинают поступать на вход вьипттания реверсивного счетчика 6, Существенно, что эти импульсы имеют частоту в два раза большую, чем иМпульсы на первом выходе блока 10, это необходимо потому, что при этомв схеме циркулируют два входных импульса,ввиду чего заполнение пересчетного блока 5 происходит вдвое быстрее, так что именно вэтих условиях осуществляется правильная коррекция времени т. После того как будет сформирован К й импульс пачки, порожденной импульсом начала Т + 1, коррекция завершена, этот импульс со второго выхода ключа 17 возвращает оди из триггеров 11, 12 в тул;, передает откорректированное содержимое ронер сивного счетчика 6 в регистр 9., осуществлял тем самым требуемуо коррекцию величиы г и через открытый вентиль 18 Он Открывается, когда оба триггера 11 и 12 оказываются в единичном состоянии) вновь постуает через первый элемент 1 нг вход лилит 8 задеря;к", так что в схеме по т 3 е)яему тир", "тпэ-", г твг импульса. Этот жс импульс чст:тггмлает то-,ггер 20 в единицу. Благодаря этому К выходных импульсов, порождаемых входным импульсом окончания Т 1 + 1, формируются ускоренно - с уменьшенной ,уже скорректирован ной) величиной т и, главное, двумя пнркули. руюшими импульсами, т,е. в два раза быстрее, чем в известном устройстве, в которо:, при этом циркулирует только один ю.тсульс,Последний К.й импульс пачки, порождеттой последним входным импульсом ттмпульсом окончания Т + 1) вернет в нуль второй из триггеров 11, 12, Однако, хотя триггера 11 и 12 и находятся теперь в нулевоь состоятни, импульсы на суммируютций вход реверсивого счетчика 6 поступгть не будут,так .;.к нх блокирует триггер 20, нахо,зчшп.":с:.:;. еднньпзном состоянии, вентиль 8 прп этом за;р,г, так что этот импульс на вход ти;и 3 згдсрж. ки пе поступает. С этого же момента закры.вается вентиль 19 - это необходимо для того,чтобы прекратить циркуляцию второго импульса, ранее циркулировавшего в схеме,с Таким образом, как .коррекция величины т,так и формирование пачек импульсов, соответ.ствующих импульсам начала и окончания Т +1 идет - с момента поступления импульсаокончания Т + 1 - с удвоенной частотой и1 О завершаешься - при соответствующем ограничении на скорость изменения величины, Т - непозже окончания Т + 2, т.е. неравномерностьраспределения будет иметь место только в течение одного периода Т + 2.Очередной входной импульс - импульс окончания Т + 2 вернет триггер 20 в нуль и установит один из триггеров 11, 12 в единицу,т.е.работа схемы будет продолжаться из исходно.го состояния.Формула изобретения1. Умножитель частоты следования импульсов д поавт. св. У 845290 о т л и ч а ю щ и й с ятем, что, с целью повышения быстродействия,в него введены пятый триггер и два вентиля,информационный вход первого из которыхсоединен с вторым выходом первого ключауправляющий вход - с третьим выходом логического блока, а выход - с третьим входомэлемента ИЛИ и с единичным входом пятоготрштера, нулевой вход которого соединен ссчетным входом первого триггера, а выходысоединены с соответствующими дополнительными потенштальными входами логическогоблока, четвертй выход которого подключенк управляющему входу второго вентиля, включейного между выходом линии задержки ивходом формирователя импульсов.2. Умножитель по п. 1, о т л и ч а ющ и й с я тем, что, в логический блок введены элемент НЕ и третий, четвертый и пятый элементы И, вхОды первого и второго Лнз которых являются потенциальными входами логического блока и соединены соответственно с пулевыми и единичными выходами третьего н:етвертого триггеров, выход чет.вертого элемента И является третьим выходом логического блока и соединен с потенци.50алыпям входом второго элемента И, а выход третьего элемента И соединен с первым потетщиа 1 ьным входом первого элемента И, и первым входом пятого элемента И, второй вход которого н второго потеншального входа первого элемента И являются дополнительными потенциальными входами логического блока и соединены соответственно с единичным и нулевым выходами пятого триггера,а выход пятого элемента И соединен с входом элемента НЕ, выход которого являетсячетвертым выходом логического блока. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР И 84 э 290,кл. Н 03 К 23/00, 30,07.79.923002 Составитель О. КружилТехред С. Мигунова Корректор В, Синицк Редактор А, Шандо Подписно аказ 2608 77 илйал ППП "Патент", г. Ужгород, ул. Проектнак, 4 Тираж 954 ВНИИПИ Государственного по делам изобретений и 13035, Москва, Ж - 35, Рауш