Устройство для формирования синхроимпульсов

1 11767747 Союз СоветскихСоциалистическихРеспублик ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУпо делам иаооретеиий и открытий(54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ СИНХРОИМПУЛЬСОВ Устройство относится к вычислительной технике и может быть использовано при проектировании цифровых вычислительных устройств с изменяемым быстродействием.Известно вычислительное устройство, в котором используется двойная синхронизация устройств, обеспечивающая переработку данных с различным быстродействием 1.В известном устройстве производится выбор одной из двух тактовых сеток в зависимости от типа конструкции. Для этого имеется два генератора тактовых импульсов, подключаемых через коммутатор, При выполнении быстрой инструкции подключается более высокочастотный генератор, при выполнении медленной - низкочастотный.15Недостатком такого устройства является ограниченный диапазон регулировки, так как можно использовать только два тактовых набора импульсов. Более широкий набор тактирующих сиг о налов позволяет реализовать устройство для формирования последовательности внешних сигналов 2. Устройство содержит в каждом канале счетчик времени с дешиф 2ратором, схемы И, ИЛИ, формирователь синхроимпульсов.Недостатком данного устройства является то, что оно не позволяет изменить параметры импульсов в процессе работы устройства.Наиболее полно задача перестройки параметров синхроимпульсов в процессе работы решена в устройстве формирования синхроимпульсов 3. Устройство содержит задающий генератор, блок счетчиков-дешифраторов, формирователь синхроимпульсов, К входам блока счетчиков подключен задающий генератор, выходы блока счетчиков - к формирователю синхроимпульсов. Устройство позволяет изменять параметры синхроимпульсов в процессе работы. Недостаток данного устройства в том, что оно не позволяет изменить временное положение и длительность каждого синхроимпульса независимо от других.Цель изобретения - обеспечение независимости изменения временных параметров каждого синхроимпульса путем расширения диапазона фазовых соотношений синхроимпульсов.Для достижения поставленной цели вустройство для формирования синхроймпульсов, содержащее сдвигающий регистр, первый дешифратор, задающий генератор и й формирователей импульсов, выходы которых являются выходами устройства, первая группа выходов сдвигаюшего регистра подключена к входам первого дешифратора, стро- бируюший вход сдвигаюшего рег истра подсоединен К выходу задающего генератора, введены Й блоков запуска, Й блоков сброса, блок фазировки и второй дешифратор, входы которого подключены к адресному входу устройства, а каждый из Й выходов подсоединен с первому разрешающему входу соответствующих блока запуска и блока сброса.При этом информационные входы блоков запуска объединены между собой и подключены к первому информационному входу устройства, а информационные входы блоков сброса объединены между собой и подключены ко второму информационному входу устройства, ко вторым разрешающим входам всех блоков запуска и сброса подключен первый выход блока фазировки, являющийся фазируюшим выходом устройства, Разрешающий вход блока фазировки подключен к выходу первого дешифратора, первый и второй фазирующие входы блока фазировки являются соответственно первым и вторым фазируюшими входами устройства, а стробируюший вход блока фазировки объединен со стробируюшими входами всех блоков сброса и подключен к выходу задающего генератора, первый, второй, третий управляющие входы которого и синхронизируюший вход являются соответственно первым, вторым, третьим управляюшими и синхронизируюшими входами устройства. Фазируюший вход задающего генератора подключен к первому выходу блока фазировки, второй выход которого подключен к запускающему входу сдвигаюшего регистра, вторая группа выходов которого подсоединена к управляющим входам всех блоков запуска, а выход каждого блока запуска - к запускающему входу соответствующего формирователя импульса и запускающему входу соответствующего блока сброса, При этом выход каждого блока сброса подключен к сбрасываюшему входу соответствующего формирователя импульса.Блок сброса содержит сдвигающий регистр, дешифратор, группу схем сравнения, элемент ИЛИ,и регистр управления, информационные входы, первый и второй разрешающие входы которого являются соответствующими входами блока. Выходы регистра управления подключены к входа м дешифратора, выходы которого подсоединены к первым входам схем сравнения, ко вторым входам которых подключены соответствующие выходы сдвигающего регистра,а"въ 1 ходь 1 схем" сравнения подключены ковходам элемента ИЛИ, выход которого является выходом блока, а запускающий и стробируюшийвходы блока являются запускающим и стробируюшим входом сдвигающего регистра.Блок запуска включает в себя региструправления, дешифратор и группу схем сравнения, элемент ИЛИ. При этом информационные входы, а также первый и второй разрешающие входы регистра являются соответствующими входами блока, выходы регистра подключены к входам дешифра 1 о тора, выходы которого подсоединены к первым входам схем сравнения, вторые входы которых являются управляющими входами блока. Выходы схем сравнения подключены к входам элемента ИЛИ, выход которого является выходом блока.15оЗадаюшии генератор содержит генераторимпульсов, коммутатор, формирователь останова, триггер и элемент И. При этом первый и второй управляюшие и фазирующие входы формирователя являются соответствующими входами задающего генератора, выход формирователя подключен к первому входу триггера, второй вход которого объединен с первым входом элемента И и подключен к выходу коммутатора. Выход триггера подсоединен ко второму входу элемента И, выход которого является выходом задаюшего генератора, а третий управляющий и синхронизируюший входы задающего генератора являются управляющим и пер.вым синхронизируюшим входами коммутатора, второй синхронизируюший вход которого подключен к выходу генератора импульсов.Блок фазировки имеет три триггера, формирователь интервала времени и пороговый элемент. При этом первый и второй фазируюшие входы и разрешаюший вход блока являются соответственно первыми входами первого, второго и третьего триггеров, вторые входы которых объединены между собой и входом формирователя интервала времени 4 О и служат стробируюшими входами блока.Выходы триггеров подключены к входам порогового элемента, выход которого является вторым выходом блока и подключен к запускающему входу формирователя интервала времени, выход которого подсоеди нен к сбрасываюшим входам триггеров,причем выход третьего триггера является первым выходом блока.Блок-схема устройства представленана вериг. 1; структурная схема блока сброса на фиг, 2; структурная схема блока запуска - на фиг. 3; структурная схема задаюшего генератора - на фиг, 4; структурная схема фазировки - на фиг. 5.Устройство для формирования синхроимпульсов содержит сдвигающий регистр 1, и первый дешифратор 2, задающий генератор 3, формирователи 4 импульсов, блоки 5 запуска, блоки 6 сброса, блок 7 фазировки и второй дешифратор 8, Блок сброса содер767747 вала времени, выход которого подсоединен к сбрасывающим входам всех триггеров.При этом выход третьего триггера является первым выходом блока фазировки.При работе устройства можно выделитьрежим работы на внутренней частоте и режим работы на внешней. В первом случае импульсы высокой частоты берутся от встроенного генератора 20, во втором - от внешнего, по отношению к устройству, генератора, сигналы с которого поступают на синхрою низирующий вход задающего генератора 3,Переключение с одного режима на другой осуществляется коммутатором 21 по внешнему управляющему сигналу, поступающему на третий управляющий вход задающего генератора 3. В любом из этих режимов работы возможно прекращение формирования импульсов, т. е. сохранение определенного и неизменного состояния выходных шин устройства на время действия внешнего сигнала Останов, поступающего на первый управляющий вход задающего генератора 3, Момент начала замораживания выходного состояния может начинаться или с очередных импульсов высокой частоты, которые перестают поступать на выход задающего генератора, или с очередного фазирующего импульса, поступающего на фазирующий вход задающего генератора.При отсутствии сигнала Останов импульсы с выхода задающего генератора поступают на вход сдвигающего регистра.По совпадению с импульсом от блока фазировки, поступающим на запускающий вход сдвигового регистра, в его первый разряд заносится информационная единица, которая сдвигается последовательно с интервалом, равным периоду импульсов высокой частоты. После прохождения единицей всего регистра все его разряды имеют нулевое значение. При этом состоянии регистра срабатывает первый дешифратор, с его выхода поступает сигнал на блок фазировки и появляется сигнал на первом выходе этого блока. При наличии сигнала хотя бы на одном из двух внешних фазирующих входов, на втором выходе блока фазировки появляется сигнал, разрешающий занесение очередной единички в первый разряд регистра, после чего цикл повторяется. Комбинацию сигналов на внешних фазирующих выходах можно организовать в режиме внутренней и внешней фазировки.При продвижении единицы по сдвигающему регистру 1 на управляющие входы блоков запуска поступают сигналы, При совпадении кода, записанного в эти блоки с первой информационной магистрали, с состоянием управляющих входов блока запуска этот блок вырабатывает сигнал запуска, по которому включаются соответствующие формирователи импульсов и одновременно запускаются блоки сброса, В блоке сброса по сигналу, поступающему на зажит сдвигающий регистр 9, дешифратор 10, группу схем 11 сравнения, элемент ИЛИ 12, регистр 13 управления. Блок 5 запуска вклю- чает в себя регистр 14 управления, дешифратор 15, группу схем 16 сравнения и элемент ИЛИ 17. Задающий генератор 3 содержит формирователь 18 останова, триггер 19, генератор 20 импульсов, коммутатор 21, элемент И 22. Блок 7 фазировки имеет три триггера: третий 23, первый 24, второй 25, формирователь 26 интервала времени, пороговый элемент 27.В блоке 6 сброса информационные входы являются входами регистра 13 управления, первый и второй разрешающие входы которого являются соответствующими входами блока сброса и выходы подключены к входам дешифратора 10. Выходы дешифратора поди ключены к первым входам схем сравнения, ко вторым входам схем сравнения подсоединены выходы сдвигающего регистра 9, выходы схем сравнения - к элементу ИЛИ 12, выход которой является выходом блока сбро са, При этом запускающий и стробирующий входы блока сброса являются соответствующими входами регистра 9.В блоке 5 запуска, информационные входы, а также первый и второй разрешающие входы регистра 14 управления являютсяИ соответствующими входами блока запуска. Выходы регистра управления подключены к входам дешифратора 15, выходы которого подсоединены к первым входам схем 16 сравнения, вторые входы которых являются И управляющими входами блока запуска, а выходы подключены к входам элемента ИЛИ 17, выход которого служит выходом блока запуска.В задающем генераторе 3 первый и второй управляющие и фазирующие входы являются соответствующими входами формирователя 18 останова, выход которого подключен к первому входу триггера 19, второй вход которого объединен с первым входом элемента И 22 и подключен к выходу коммутатора 21, Второй вход элемента И подсоединен к выходу триггера, выход которого является выходом задающего генератора, синхронизирующий и третий управляющий входы которого служат соответственно первым синхронизирующим и управляющим входами коммутатора 21, второй синхронизирующий вход которого подключен к выходу генератора 20 импульсов.В блоке 7 фазировки первый и второй фазирующие и разрешающие входы являют-ся первыми входами соответственно первого 24, второй 25 и третьего 23 триггеров.Стробирующий вход блока является входом формирователя 26 интервала времени и объединен со вторыми входами триггеров. Выходы триггеров подключены к входам поро-гового элемента 27, выход которого служит вторым выходом блока и подключен к запускающему входу формирователя 26 интерпускающий вход, начинается сдвиг информационной едийицы по собственному регистру 9, и при совпадении состояний выходов этого регистра с кодом, записанным в регистр 13 управления, на выходе блока сброса появляется сигнал, сбрасывающий формирователь в исходное положение, Таким образом, по запускающему сигналу на выходе формирователя появляется синхроимпульс, а по сбрасывающему - снимается.Занесение кодов в блоки запуска и блоки сброса с информационных магистралей происходит в соответствии с адресом, стоящим на входе второго дешифратора, по совпадении с передним фронтом сигнала фазировки.В исходном состоянии после включения питания момент начала каждого синхроимпульса и его длительность фиксированы и определяются настройкой групп схем 16 сравнения блока запуска и схем 11 сравнения блока сброса. Местоположение и длительность каждого импульса в дальнейшей работе будут определяться кодом, который заносится с информационного входа устройства и хранитсяв регистрах"управления блока запуска и блока сброса.Таким образом, введение блоков запуска и сброса, блока фазировки, второго дешифратора и реализация связей в устройстве позволяет управлять местоположением и длительностью любого импульса синхронизации независимо от остальных, так как управление для каждого индивидуальное.При использбвании такого блока, например, в цифровых вычислительных устрой"ствах с микропрограммным управлением можно кодировать местоположение синхроимпульсов в соответствии с выполняемым преобразованием, что позволяет на 10 - 15 оо поднять общую скорость обработки данных. Использование предлагаемого устройства в каналах связи позволяет упростить задачу формирования передаваемых сигналов с требуемыми фазовыми соотношениями и снизить тем самым затраты оборудования на реализацию канала. Формула изобретения1. Устройство для формирования синхроимпульсов, содержащее сдвигающий регистр, первый дешифратор, задающий генератор и Й формирователей импульсов, выходы которых являются выходами устройства, первая группа выходов сдвигающего регистра подключена к входам первого дешифратора, стробирующий вход сдвигающего регистра подключен к выходу задающего генератора, отличающееся тем, что, с целью расширения диапазона фазовых соотношений синхроимпульсов, в его состав введены 1 Ч блоков запуска, Й блоков сброса, блок фазировки и второй дешифратор, входы которого подключены к адресному входу устройства, а каждый из Й выходов подключен к первомуразрешающему входу соответствующегоблока запуска и блока сброса, при этоминформационные входы блоков запускаобъединены между собой и подключенык первому информационному входу устройства, а информационные входы блоков сброса объединены между собой и подключеныко второму информационному входу устройства, ко вторым разрешающим входам. всех блоков запуска и сброса подключен1 ф первый выход блока фазировки, являющийся фазирующим выходом устройства, разрешающий вход блока фазировки подключенк выходу первого дешифратора, первый ивторой фазирующие входы блока фазировкиявляются соответственно первым и вторымфазирующими входами устройства, а стробирующий вход блока фазировки объединенсо стробирующи ми входами всех блоковсброса и подключен к выходу задающегогенератора, первый, второй, третий управ 20 ляющие входы которого и синхронизирующий вход являются соответственно первым,вторым и третьим управляющими и синхронизирующими входами устройства, фазирующий вход задающего генератора подключен к первому выходу блока фазировки,второй выход которого подключен к запускающему входу сдвигающего регистра, вторая группа выходов которого подключенак управляющим входам всех блоков запуска,а выход каждого блока запуска подключен30 к запускающему входу соответствующегоформирователя импульса и запускающемувходу соответствующего блока сброса, приэтом выход каждого блока сброса подключенк сбрасывающему входу соответствующегоформирователя импульса,2. Устройство по п, 1, отличающеесятем, что блок сброса содержит сдвигающийрегистр, дешифратор, группу схем сравнения,элемент ИЛИ и регистр управления, информационные входы, первый и второй разрезе шающие входы которого являются соответствующими входами блока, выходы регистрауправления подключены к входам дешифратора, выходы которого подключены к первым входам схем сравнения, ко вторым вхо-дам которых подключены соответствующие45выходы сдвигающего регистра, а выходысхем сравнения подключены ко входам элемента ИЛИ, выход которого является выходом блока, а запускающий и стробирующий входы блока являются запускающимио и стробирующим входом сдвигающего регистра.3. Устройство по п. 1, отличающеесятем, что блок запуска содержит региструправления, дешифратор и группу схем сравнения, элемент ИЛИ, при этом информационные входы, а также первый и второйразрешающие входы регистра являютсясоответствующими входами блока, выходырегистра подключены к входам дешифратора,выходы которого подключены к первым входам схем сравнения, вторые входы которых являются управляющими входами блока, выходы схем сравнения подключены к входам элемента ИЛИ, выход которого является выходом блока,4. Устройство по п. 1, отличающееся тем, что задающий генератор содержит генератор импульсов, коммутатор, формирователь останова, триггер и элемент И, при этом первый и второй управляющие и фазирующие входы формирователя являются соответствующими входами задающего генератора, выход формирователя подключен к первому входу триггера, второй вход которого объединен с первым входом элемента И и подключен к выходу коммутатора, а выход триггера подключен ко второму входу элемента И, выход которого является выходом задающего генератора, а третий управляющий и синхронизирующий входы задающего генератора являются управляющим и первым синхронизирующим входом коммутатора, второй синхронизирующий вход которого подключен к выходу генератора импульсов.5. Устройство по п. 1, отличающееся тем, что блок фазировки содержит три триггера, формирователь интервала времени и пороговый элемент, при этом первый и второй фазирующие входы и разрешающий вход блока являются соответственно первыми входами первого, второго и третьего триггеров, вторые входы которых объединены между собой и входом формирователя интервала времени и являются стробирующими входами блока, выходы триггеров подключены к входам порогового элемента, выход которого является вторым выходом блока 0 и подключен к запускающему входу формирователя интервала времени, выход которого подключен к сбрасывающим входам триггеров, причем выход третьего триггера является первым выходом блока.Источники информации,принятые во внимание при экспертизе1. Патент США3623017,кл, 606 Г 9/00, 1971.2. Авторское свидетельство СССР2 о525074, кл. б 06 Г 1/04, 1975.3. Авторское свидетельство СССР по заявке2426884/18-24, кл. б 06 Г 1/04, 1976 (прототип).ВНИИПИ Госпо делам113035, Москва, филиал ППП Пат Составитель В. КурТехред К, ШуфричТираж 751дарственного комитеизобретений и откЖ - 35, Раушскаянт, г. Ужгород, ул кинКорректор М. ВигулаПодписноеа СССРытийб., д. 4/5Проектная, 4