Запоминающее устройство с самоконтролем
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 720516
Автор: Тимошок
Текст
Союз СоветскихСоциалистическихРеспублик ОПИСАНИЕ ИЗОБРЕТЕН ИЯ 11720516 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУао делам нэобретеннй н открытнй(54) ЗАПОМИНАЮЩЕЕ УСТРОИСТВО С САМОКОНТРОЛЕМ 20 Изобретение относится к области запоминающих устройств.Известно запоминающее устройство, содержащее дешифратор, связанный с адресным регистром, регистр адресов отказов, триггеры перекоммутации цепей и элементы И 1, Принцип работы устройства заключается в том, что фиксируют адрес отказавшей группы ячеек, сравнивают текущий адрес программы с адресом отказавшей группы ячеек и при их совпадении производят обращение по адресу, код которого получают 10 сложением по модулю два кодов адресов программы и обратного кода адреса отказавшей группы ячеек. Недостаток этого устройства заключается в том, что уже при единственном отказе группа ячеек, код адреса которой 11111, становится резервной, т, е. эффективная емкость запоминающего устройства значительно падает. В случае же отказа ячейки, находящейся внутри группы, и модификации ее адреса может произойти потеря ранее записанной информации в ячейке, теперь работающей на подмену. Кроме того, если количество отказавших ячеек больше числа в группе 11111, то это приводит к полному отказу.Наиболее близким техническим решением к данному изобретению является запоминающее устройство с самоконтролем, содержащее адресный накопитель, подключенный к дешифратору, ассоциативный накопитель, шифратор и входной регистр, соединенные с блоком управления, и счетчик дефектных ячеек памяти 21.Недостатком этого устройства является низкое быстродействие, обусловленное необходимостью многократного суммирования. Действутельно, в случае наличия в адресном на копителе массива последовательно расположенных неисправных ячеек памяти, требуется последовательное формирование и перебор их адресов, с целью определения адреса очередной исправной ячейки памяти, допускающей к себе обращение (механизмом этого и является многократное суммирование).Целью настоящего изобретения является повышение быстродействия запоминающего устройства.Указанная цель достигается тем, что устройство содержит регистр обращений, пре)к 111 г 1,г,н,)Вггт(гн.СК.13а,5 Г(НН" Кг) ГГ 00 Г) г, ( Г гН С 141 Х(Н:,0 ,1 ЯЛЕГ(НТ)1И Х П )г НЛ огг ИХХоОХ )ГСНС 1 )Я 0 Ргиг, Нг 1, ПР)34 С1 Гг)т:. ( 3 Н 3 1 нгН гн.)11 Н Г гН,)Я 001 г 31-"1:) . ггС.КИ.ЯХ Я ГС 1, Г) гг( ПВО;. РЕжц г 1.(ННг) С Г С 5 51 1 г ( Н г( г г ( (Г ( и И Я 1 И В Н 0 Г 0 Н а и П И- лн 1, со, р)киХос кгГорой совналаст с П 1) И аЯ0 ,1 Н и (10 Н Х О,а Х (Я К и г П О И а Н а КО М 5 П,5 СИ Я.1)СС ННСИК а,",ОС(.1,)ГО НЯКО:3 Т(- Л"; ,". Б( ВОРОХ РЕ)т.4 Х)С ВВбРЯСТСН ОЧСГ;(1 н Г:ГГ)Гг(Г ЯВ НИЕ Ка ЯСС(НИЯТИВПОГО Г гс Ко Н Т С, 53. (. У П р С,С Е Н И Е В а Н и Т ОС Т И и ГЕ й К И С ( 0 01;гТ 3 1 И 010 Н я КО Г И ТС 51П 3 О Иг я ВОД ТС 5 КС:)Я ГИИИ 0 СНИНИН В ВСИКОХ:ОГТЕЛЬНЫХ ТРИГ, )ях р и Т 2 пе 10 са яны, атой 5 ц(йкт31)1 И 1 1;ГЕЕ; С 1 О П, ГН".;31) Г, г;к );33 тн СИЛГ( гСТНГ 1 ( и,ГООИ Г 13 Н Понааа,Н х г)1,1 г,1" г; - 1 Вг)гег: .;,Гги, (1 н сот1( ( (", ЯГ ГггГГ ГН13ГГГ(Г -, -ГИЛг11)НОГ : 3 Я, П,Г(,1"; 41131;.-, 1:;)11 ИГГ1( гр 1,31:г, ,.(3;,гсг 13)сготе ,311гг,3, С; ; Р.;Г, 3; ПГ ГЦГ ОЯ 8 Г)Г)ПЯН 11 Г, . ОС "511(СЛ Г, Н Г (. :(. С.". г П Н ,:Г Н П О. Г.". Ни .10 циативп накопителе 1, то на месте признака записываются нули, затем признаку присваивается значение счетчика 11 и, если новый призпяк отсутствует в ассоциативном накопителе 1, то очередной свободцой ячейке присваивается значение входного регистра 5, а ее триггерам занятости Т 1 и Т 2 - значение 1; после этого состояние счетчика 11 уменьшается на единицу. Последние две операции выполняются также в случае отсутствия старого признака в ассоциативном накопителе 1. Если же ячейка, в которой записан код, равный текущему коду счетчика 11, есть в ассоциативном накопителе 1, то ей присваивается значение входного регистра 5, триггерам Т 1 и Т 2 - значение 1, а содержимое счетчика уменьшается на единицу. (Эта цепь не показана). Таким образом, если содержимое счетчика 11 равно точно и/2, то в ассоциативном накопителе 1 встречаются слова двух видов:адрес . 1 1 и (Ъ)1 ОО О 1 О (с) При появлении очередного отказа В ячейках адресного накопителя 2 (содержимое счетчика 11 становится меньшим, чем и/2) ячейки ассоциативного накопителя 1, содержащие слова вида (с), считаются свободными и в них записываются адреса очередных отказавших ячеек. При этом слова вида (с) преобразук)тся в слова вида (Ъ), Если количество отказов станет равным количеству ячеек Б адресном накопителе 2, все триггеры Т 1 и Т 2 окдзывак)тся установленными в состояние 1, а В левых частях слов вида (а) оказываются записанными адреса или нули (обрапгсние к ячейке с нулевым адресом считаем запрещенным). Дальнейшая адаптация становится невозможной и наступает отказ запоминающего устройства..)анись единицы В триггер Т 2 осуществляется только Бо Втором режиме. В первом режиме триггер 2 олокируется нулевьм сигналом с выхода элемента И 2, поступающим нд вход маскирования ассгциативного накопите.я 1, или об)нуляется. если этот сигнал равен логической единице. Этим же сигналом разрешается установка в сотояниссоовстстР,юшсГО триГГе 1)д реГистрд 8 ОО- рапения, Выбираемого по налиию логи ес- КОИ ЕДИНИЦЫ НЯ ОтВЕЧаЮЦЕМ ЕУХ ВЫХОДЕ ассоциативного накопителя 1. Наличие единицы В триггере регистра 8 Ободцьения свидетсльсвует о том, что эта ячейка ассоц идти БНОГО на копител 51 1 используется при количестве отказов большем, чем п 2, т. е. это является признаком того, что адаптация производится уже не за счет ячеек старшей д зд с ет ячеек младшей половины адресного накопителя 2 1 старшая половина содержит ячейки от и/2 до п, младшая - От 1 до 11,2 -). С;едовдтельно, для адаптации используются последовательно старшие ячейки ад 1)есОГО накопителя 2, причеу, В процессе 15 26 25 50 35 45 50 работы могут происходить отказы ячеек в произвольной последовательности и отказ устройства наступает только в случае выхода из строя всех его и ячеек. Таким образом, работа устройства при адаптации отличается когда количество отказавп)их ячеек не превышает и/2 и когда число отказавших ячеек больше и/2. В первом случае ячейка ассоциативного накопителя 1, содержащая адрес неисправной ячейки адресного накопителя, обнуляется. и этот адрес записывается в очередную свободную ячейку, определяемую в соответствии с вышеизложенным; на место адреса исправной ячейки адресного накопителя 2. Во втором случае старшая половина адресного накопителя 2 оказывается заполненной адаптируемой информацией и дальнейшая адаптация производится зд счет младшей половины запоминающего у стройства. При этом ячейка ассоциативного накопителя 1, содержащая адрес неисправной ячейки, обнуляется, и этот адрес запись:ьястся или Б ячейку ассоциативного накои;гг,ля 1, содерждц ю текмщий адрес младшей половины адресного накопителя этот адрес определяется по счетчику 11), или Б очередную свооодную ячейку ассоциативного накопителя 1, содержащую нули Б адресной части. Работа устройства осуществляется под Воздействием управгя 10 щих сиГндлОВ. Выря - бтьВемых блоком 3 управления. При фиксации факта отказа ячейки памяти с выхода олока 3 цравле Ия выдается сигнал ня входной регистр 5, под воздействием которо адрес Отказа вце 11 ячейки поступает нд Входы элементов 11 И 7 и на входы коммутатора 4. Коммутатор 4 предназначен для подклочения Выходов счетчика 11 или вхздного регистра 5 к признаковым Входам ассоциативного накопителя . и для подключения Вы."здов регистра 5 к информационным Бхо,ш ассоциативного Накопителяв соот Ветс Ви с д ГОрт,1 НОкяз 11 ным нд ф, 3 3;1 гс; блок 3 урдвления последовательно ыдяет сигнал зд:иси ю первому режм КОТ) вИ ПОСтх ПаЕт 11 а ВХОДЫ аССОЦИДтИБНОГО и;1 0.тел 51 1, комутято)я 4 и нд Вход э.еметд И ", с которого затем Выдается соот. Б,тс:Б.оццй с Нд. ня Бхо:1 дскировяния ассоц 1;1 тивцОГО накопителя 1 и ВКОд 1)1 з. рс.01 И 51 з;циси Б регистр 8 обрацсп 11.1.) Зт 011 у си,п)Оисходит запись на УЕ, го 21)ОС 1 ПСУ ТСТБЮЦЕГО Цд ПРИЗНДКС- Бы: ВХО.11 Х ДГСОЦИДТВНОГО НВКОПИТЕЛЯ и);сдздцииео информационных входов. В сл,чяе )тсутствия т;кого адреса в ассо ГВ но: пакогителс 1 с СГО Выхо.д1 Вхо;ы коммутят )р 1 4 и нд Вход блока 3 управления ьыддется соответствуюпий сигНДГ 1 10 СИ 1 ДЛ 221:1 СИ. СООТВЕТСТБЮЦСМУ БГО".с режим, роисхотит запись В 010 - ред.:) Гс свобо.;1,) я-Ску информации с ипфООДЦИОНП,Х Б;ОДОВ ЯССОЦИДТИВНОГО Н;1- кои тс л 51 1 .Об О.(т 21,ии рс)ки Я ЯДЯтЯции сви дгтельствует сигнал, поступающий с Выхода блок 3 управления;а вхд коммутатора 4, ри обращении к аеересному накопителю 2 32 Бя.Нипясмьи ядр(с поступает ня Входьои рсГистр 5.6.1 Ока УераВления 3 Выда:тся с Гнал, который разрешает поступление этого адреса на зходц элементов ИИ 7 и В О,ь коммутатора 4. Затем с блока 3 управлсния Выдастся сигнал опроса, который поступает ня вход ассоциативного накопителя:; ця Вход комм(тятора 4, вследствие чего зярянивяемый аддсс с коммтатора 4 по- (1"и я с" 1.ы:11) иана ковыс Входы яссо(Нати ВГп)ГО пакои Гсля 1, Если запрашиваемый адрес отсутс Гвуст В ассоциативном чакопите,сто ( "сва 3 Я 01 сГО еыхОДЯ с"0 Высаетсн сигнал, по которому блок 3 упраьления разрепает дскйди)Онянис де 1 ирятое)0 с 6 код 2 входгого регисгря 5 и произво ц т Выборку 51(КИ ПО ЗЫЦ 113 ЯВИЧ 1,с,РРСХ ИЗ ЯДРЕС- и(;,0 еек 011 ел .:". Еси 32 пряшивяемыЙ я с)ес зе)1 ис:н 3 .-ссоцняявно)1 н 2 копителе 126В - 1 )с( :Ч (Оос ас ТВсЕОПИИ Е О Вц(ОД Я 1- сП(ГОЯ В ПМЮШЕГО 13 ЫХО, Я 1 ЯКОЕИТЕЛ 51СИГНЯ 1 11 Е ВЫ,ЯСТСЯ. ОГД ОЛОК с УПРЯВЛЕНИЯ зыцреп(яет Вы,ячу кода с Входного регист ря 5. Логическая еднница с ьозбужденного Вьхода накопителяПоступает на прсобра ватель 9. ПреОбрязоветель,предстявл 5 ет ; бой ро(."ГсйцЙ с)о.)рятор, преобразую 1 И УНИТЯИ И 13 ХОДНЙ КО 1 3 КОЛИ.ССТВС Взбу)кдсп 1 ых ньХО,013 1:случае Ооря 1 цения К ЯЧЕ "с 1, И 11 ЯН 0101 ЫК)ПИТС 1 Я . д 1" Г(р реистры 5 Обрацгения котОрОЙ устаОВ- ФО лен Б Ос Оннг , с 3 ы)Ода 1 ре(1 бразовате.я ВыеяГ с лОГическиЙ ноль, е 3 про ЯВном (; у 12. -, ОГ .1 Е("(2) .Д( И,3, КО. ОрС 110 сту 1 Яю ИЯ ГХОд иНфрсыторы О. Цифрат(:рО п)со;)раз)ст ко,ис(т 30 .1 ОГи ескихЪ с ц)пиня 130 збхс , ,ецы, ц 12) прео)б)Гязо ВЯ сл 51 9 ." 06",1 теыи ззои 11.:и кОД, к котОроМУ В КЯЕСТс СтаппЕГО )ЯЗРЯДЯ ДООЯВ-ЯетСЯ( 11 с СЕси 1 10. Ь а К(2 ЯЕ К (с " р;и, 11 па, - ,;С 1 СООНц 3 ЯПОМИ:,210- 11 СГО Ъ СТРОК:1 ЬЯ ОТ., и ЧЯЮТС 51 12 Л И ИСМ Е ДИ- рВ нины или уля В старшем рязряЕс.1 Осге формирования пифрытором 10 адаптированного адреса адресного някс питсля 2, блок 3 управл(ния выдает сигнал, кторый газрсшяет прохождснис кода адресы через элемеГги ИЛИ 7 на Входы,",:ши(1)- 45 ры горя О.,.Г),е 11 сфрсто) 6 цо сигналу с блока 3 управления производит выборку ячейки по сформированному адресу из адресного накопителя 2.Описанное устройство может найти применение в вычислительной технике при построении надежной памяти большой емкости. Применение такого устройства позволяет повысить быстродействие запоминающего устройства, упростить автоматическую адаптацию устройства к возникающим в процессе работы отказам. Формула изобретенияЗапоминающее устройство с самоконтролем, содержащее адресный накопитель, подключенный к дешифратору, ассоциативньгй накопитель, шифратор и входной регистр, соединенные с блоком управления, счетчик дефектных ячеек памяти, отличаюи 1 ееся тем, что, с целью повышения быстродействия устройства, Оно содержит регистр обрашсний, преобразователь кодов, коммутатор и элементы И и ИЛИ, причем входы коммутатора подключены соответственно к выходам счетчика дефектных ячеек памяти, входного регистра, блока управления и одному из выходов ассоциативного накопителя, я выходы -- к информационным входам ассоциативного накопителя, управляющий вход которого соединен с выходом элемента И и управляющим входом регистра Обращений, другие выходы ассоциативного накопителя подключсны к информационным в:(одам регистра обращений и одним из входов преобразователя кодов, другие входы которого соединены с выходами регистра обращений, выходы преобразователя кодов подключены к Входам шифратора, выходы которого сосДинены с ОДними из ВХОДОВ элементоВ И,1 И, другие входы которых подключены к выходам входного регистра, а выходы -- к Входам дсшифратора, входы элсмента И подключены к одним из выходов счетчика дефсктнцх ячеек памяти и блока правлее 5 я.Источники информации,принятые Во внимание при экспертизе 1. Авторское свидетельство СССР .(о 190097, кл. С 11 С 7/00, 1965.2. Авторское свидет(льство СССР Л 0 332498, кл. 6 11 С 15/00, 1970 прототип).Составитель В, Рудаков Редактор С. Герцен Техред К, Шуфрнч Корректор М. Шарощн Заказ 10228/ЗВ Тираж 662 Подписное ЦН КИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж - 35, Раушскгя наб., д. 4/5 Филиал П П П к Патент, г. Ужгород, ул. Проектнан, 4
СмотретьЗаявка
2520376, 01.09.1977
ПРЕДПРИЯТИЕ ПЯ В-8117
ТИМОШОК СЕРГЕЙ ВАСИЛЬЕВИЧ
МПК / Метки
МПК: G11C 29/00
Метки: запоминающее, самоконтролем
Опубликовано: 05.03.1980
Код ссылки
<a href="https://patents.su/6-720516-zapominayushhee-ustrojjstvo-s-samokontrolem.html" target="_blank" rel="follow" title="База патентов СССР">Запоминающее устройство с самоконтролем</a>
Предыдущий патент: Устройство для контроля оперативной памяти
Следующий патент: Устройство для магнитной записи
Случайный патент: Устройство для поточного отделения валунов