Устройство для отображения графической информации

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕаЪЬПИН в 1 119) 51)5 С 0 53 ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЭОбРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ПИСАНИЕ ИЗОБРЕТЕН Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ ова УСТРОРСТВО 7 ЛЯ ОТО ИЧЕСКОИ ИНфОР 11 АЦИИ Изобретение относи и вычислительной т ыть использовано вронной аппаратуре йства отображения аботающие позволили еременно и чтения стэие у е страницы, и ся к гвтомахнике и морежимах записи высить быстрод троиства азличнои окращен нбормац ия време и. 1 з,записи-лы, 4 ил. за сче входно качествнформаци лек стрЦель изобретения - повышение быстродействия устройства, Устройствасодержит первый 1 и второй 2 регистры, блок 3 управления и синхронизации, первый 4 и второй 5 коммутаторы, блок 6 памяти, Формирователь 7видеосигнала с соответствующими свя ями. Введение первого 1 и второго регистров и второго коммутатора также разбиение блока 6 памяти нИэобретение относится к автоматике и вычислительной технике и можетбыть использовано в различной электронной аппаратуре в качестве устройства отобрлжения информации.1 ель изобретения - повышение быстродействия устройства.Нл фиг. 1 представлена блок-схемапредлагаемого устройства; на фиг,2структурная схема блока управления исинхронизации;на фиг3 и 4 - временные диаграммы .работы устройства.Устройство содерют первый 1 и второй 2 регистры, блок 3 управления исинхрониэдщи, первый 4 и второй 5коммутаторы, блок Ь памяти, формирователь 7 видеосигнала. Блок 3 управления и синхронизации содержит первыйэлемент НЕ 8, первый 9 и второй 10 щ 0элементы И, первый 11 и второй 12 формирователи импульсов, синхронизатор13, второй элемент НЕ 14, первый 15 ивторой 16 элементы ИЛИ, дешифратор 17,первый 18 и второй 19 элементы зддерж ки, входы 20 и 21, выходы 22-32,Блок 6 памяти разбит на две странил. В то время как из одной страницы информация считывается, в другую злписывдются входные данные. Каждый цикл обращения к блоку 6 памятирежимы работы страниц меняются. Этопозволяет повысить быстродействие устройства зд счет сокращения временизаписи входной информации.35Устройство для отображения графической информации работает следующимобразом,Работд устройства возможна с различными скоростями ввода информациив асинхронном режиме записи на фоненепрерывного считывания на экран монитора, при этом максимальная скорость ввода информации при определенных условиях может достигать скорости считывания информации. Во всехостальных случдях скорость ввода информации обеспечивает ие менее половины скорости считывания. Рассмотримработу устройства в условиях максимальной скорости ввода информации,равной скорости считывания, когда источник информации, выддвля длиные окадре изображения, обеспечивает последовательное обращение к ячейкампамяти блока 6 памяти, что будет со 55ответствовать непрерывной записи информации от нлчллд строки (телевизионного кодра) к ее концу. Входная информация, содержащая адрес и данные, поступдет по шине входной информлции плраллепьньм кодом на входы регистров 1 и 2. Нл второй вход 21 блока 3 подлетс.я младший разряд адреса (ХО) ь.д 1 дного кодл, л на первый вход 20 блока 3 поступает сигнал обрлщеншя записи (Обр. Зп. ) . В бло ке 3 при этом Формируг тся сигнал записи в регистр 1, либо в регистр 2 в зависимости от четности или нечетности младшего разряда. Формирование сигналов записи в регистры 1 или 2 производится элементом НЕ 8, элементами И 9 и 10 и формирователями 11 и 12 импульсов с помогью двух сипьалов ХО и ХО (младших разрядов записи исчитывания), при этом ХО инвертируется элементом НЕ 8 и подается соответственно в прям 1 м и инверсном ниле навходы элементов И 9 и 10,Сигнал ХО иоддется нд вход эле-мента И 9 в грямом ниде, д нд входэлемента И 10 в инверсном виде, В результате на выходе элемента И 9 (временные диаграммы на Фиг 3 о,ЕК) появляется сигнал совпадения по положительному уровню нечетного адреса ХО,причем положение импульса привязано кинтервалу времени счипьвдния псрврйгруппы б 1 лкл 6 памяти,(формирователь 11импульсов обеспечивает необходимуюдлительность импуц са. Лнллогицнаяситуация совпадения ХО и ХО происходит на элементе И 10, но в связи стем, что сигналы ХО, ХО подаютсяздесь в противофазе (инверсные), сигнал совпадения появляется при поступлении четного адреса записи (ХО), аего временное положение привязано кинтервалу времени считывания второйстраницы (6,2) блока 6 памяти(фиГ.З К Л М).Формирователь 12 импульсов выполняет те же Функции, что и Формирователь 11. Импульсы записи в регистры1 и 2 поклэдни на Фиг.З,и 1. Таким образом, входная информлция эаписывлется в репстрь 1 и 2, причемв регистр 1 записывается нечетнаяпосылка, л в регистр 2 - четная(Фиг 3 и р)Регистры 12 связаны многорлэрядными шинами адреса с коммутаторами 4 и . адреса соотвественно. Нд друпе многоразрядные входы коммутдторов адреса подкпючены шины адресов считивлния, поступлющие иэ бло25 5 16244 ка 3. Переклочее адресов записи- считывания коммутаторов 4 и 5 осунествляется сигналом управления, формируемым блоком 3, Формирование сигнала управления коммутаторами произ 5 водится на элементах ИЛИ 15 и 1 б сложением прямого сигнала ХО( (млапшего разряпа адреса считывания) с сигналами кадровых и строчных гасящих 1 О импульсов (КГИ, СГИ) на элементе ИЛИ 15 и инверсного сигнала ХО с сиг/ налами КГИ и СГИ на элементе ИЛИ 16. Положительный уровень выходных сигналов элементов ИЛИ 15 и 16 определяет прохождение через коммутаторы 4 и 5 адреса на вход блока 6 памяти адреса считьнация а отрицательный - апреса записи (временнье диаграммы на (фиг.3 Г,4).Сложение сигнала ,прав пения коммутаторами с импульсами КГИ и СГИ позволяет производить запись информации в блок б памяти пополнительно во время обратного хода луча электронно-лучевой трубки (ЭЛТ) как по строкам, так и по кадрам.Выходные сигналь элементов ИЛИ 15 и 16 подключены также к входам разрешения выхода первой и второй страниц блока 6 памяти соответственно, обеспечиная положительным уровнем выбор данных при считывании. Гигналы управления запись-считывание (Зп/Сч) блока 6 памяти формируются из сигналов, поступающих с третьего выхора и выхода младшего разряпа группы выходов синхронизатора 13 (1.д и ХО ) на дешифратор 17. Орин из цтнх (декодирование состояния "О") использу 40 ется для управления записью-считыванием перной страницы (6,1) блока 6 памяти, другой (Пекодировацие с.остояния "2") пля управления записью- считыванием второй страницы. Сигналы Зп/Сч ( с выходов пе 1 фратора 170 ц и 211) поступают на вхопы элементов 18 и 19 задержки, пля получения необходимого временного положения сигнала Зп/Сч, Запись данных в блок 6 памяти обеспечивается отрицательным уровнем сигнала Зп/Гч (временные диаграммы ца фиг. 3 г,п), причем формирование сигнала записи (отрицательного уровня) цроисхорит толь 55 ко при наличии положительного уровня сигнала обращения записи (временные диаграммы на фиг. 3 С). Управление разрешением формирования сигцала записц пр(1 изв 1-, гся ца пецФрат ре 1 l подачей ца его вход сигнала Обр/3,На входы блока б памяти с вкопов регистров 1 и 2 соответственно подаются данные, поплсжагце записи. Вихопная информация блока б памяти в процессе считывания последовательно поступает ца формирователь 7 видеосигнала, предсталяющ собой трехвхоповую схему ИП 1, гп происходит логическое сложение с кадровыми на выходе 23 и строчцьии на выходе 22 гасяими импъл=сами. Г выхода формирователя 7 видеосигнал поступает на монитор, На монитор подаются также строчные на выход 24 и капровые на выход 25 синхроимпульсы (ССИ, КГИ) синхронизатора 13.Существуют режимы работы устройства, когда при записи входной информации координать младшего разряла (ХО) точек изображения послеповательно не изменяются, Такая ситуация возникает при прочерчивации на экране монитора вертикальной линии. В этом случае запись вхо, ной информации будет происходить только в один регистр (1 или 2) либо четньп 1, либо нечетный (временные диаграммы ца фнг.4 1,2,Ж,),О). При этом происходит потеря входной информации, в частности теряется третья, пятая, седьмая и т.д. посылки, т.е, кажпая вторая. Чтобы этого не происходило,необходимо уменьшать скорость ввопа информации вдвое относительно скорости считывания. Нз этой же диаграмме (фиг.4 К,1, М и И ) показана запись входной информации без потерь). Формула изобретения 1. Устройство пля отображения графической информац, содержагее блок управления и синхр ццзации, лерцьп коммутатор, блок памяти, формирователь видеосигнала, выход которого является яыхопом видеосигнала устройства, а первьп и втор й сицхровхоры подключены соответстяецо к первому и второму выхоПам бзо(,з управления и синхронизации, третй ц етвертй выхопь которого являются соотве 1 ствеццо первым и вторым сццхроцыходами устройства, а выхопы групп,.(епцсцы с информационнымц входам ;.рцой грулны первого коммутатора, ц.:ы группы которого подключецы к я.-ць," хора, 1624438первой группы блока памяти, о т л и ч а ю щ е е с я тем, что, с целью поньшения быстродействия устройства, оно содержит первый и второй регистры и второй коммутатор, информационные входы первой группы которого подключены к выходам группы блока управления и синхронизации, пятый и шестой выходы которого соединены соответственно с первым и вторым входами выбора режима блока памяти, а седьмой и восьмой выходы - с входами записи соответственно первого и второго регистров, выходы группы которых подключены к информационным входам вторых групп соответственно первого и второго коммутаторон, а выходы - соответственно к первому и второму информационным входам блока памяти, первый и второй вйходы которого соединены с информационным входом формирователя видеосигнала, а адресные входы второй группы - с выходами группы второго коммутатора, 25 управляющий вход которого подключен к первому входу разрешения выборки блока памяти и денятому выходу блока управления и синхронизации, управляющий вход которого является управляющим входом устройства, а десятьп выход соединен с управляющим входом первого коммутатора и вторым входом разрешения выборки блока памяти, информационные входы первого и второго35 регистров являются адресным входом устройства, вход младшего разряда которого соединен с синхронходом блока управления и синхронизации.,402, Устройство по п. 1, о т л и, - . ч а ю щ е е с я тем, что блок управления и синхронизации содержит первый и второй элементы НЕ, первый ивторой элементы И, первый и второйформирователи импульсов, первый ивгорой элементы ИЛИ, первый и второйэлементы задержки, дешифратор, синхронизатор, выход младшего разрядавыходов группы которого соединен спервым информационным входом деппЮратора, первым входом первого элемента ИЛИ, входом второго элементаНЕ, первым входом первого элементаИ, выход которого подключен к входу первого формирователя импульс.он,а второй нлод - к входу первого элемента НЕ, выход которого соединен спервым входом второго элемента И,выход которого подключен к входувторого формирователя импульсов, авторой вход - к выходу в 1 орого элементаНЕ и первому входу н горого элементаИЛИ, второй вход которого соединенс первым ныходом синхронизатора ивторым входом первого элемента ИЛИ,третий вход которого соединен стретьим входом второго элемента ИЛИи вторым выходом синхронизатора,третий выход котороГо подключен кнторому информационному входу дешифратора, первый и второй выходы которого соединены с входами соответственно первого и второго элементов задержки, стробирующий вход дешифратора и вход перного элемента НЕ являются соответственно управляющим входоми синхровходом блока, выходы группысинхронизатора являются выходами группы блока, первый, второй, четвертый ипятый выходы синхронизатора, выходыпервого и второго элементов задержки,первого и второго формирователей импульсов, второго и первого элементовИЛИ являются соответственно первым -десятым выходами блока,162443 Я цХО И О м и Редактор Я.Середа Заказ 190 Тираж ПодписноеВНЙЙПИ Государственного комитета по изобретениям и открьггиям при ГКНТ СССР13035, Москва, Б, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 д бюоюхо8фВг ддХОе ЦЗИ,ЧСоставитель В.Шувалов Техрел г 1.дидь,к Корректор Н.Ревская