Стабилизатор амплитуды сигналов фазовой телеграфии

(39 1 272 1)5 И инстиГН связи и нии приграфии, ышение ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ПИСАНИЕ ИЗОБРЕ К АВТОРСКОМУ СВИДЕТЕЛЬСТ(71) Красноярский политехническ 72) А.П.Романов53) 621.376,4(088.8)56) Авторское свидетельство СССРВ 1288899, кл, Н 03 6 1.1/02, 1983.(54) СТАБИЛИЗАТОР АМПЛИТУДЫЛОВ ФАЗОВОЙ ТЕЛЕГРАФИИ(57) Изобретение относится к радиможет использоваться при построеемников сигналов фазовой телеЦелью изобретения является пов 1617657 А точности стабилизации амплитуды сигнала в присутствии аддитивного флуктуационного шума. Стабилизатор амплитуды сигналов фазовой телеграфии содержит управляемый аттенюатор 1, квадратор 2, узкополосный фильтр 3, фазовый детектор 4 и функциональный преобразователь 5, состоящий из блока 6 извлечения квадратного корня, перемножителя 7, блока вычитания 8 и интегратора 9. Цель изобретения достигается за счет выделения напряжения, обратно пропорционального изменению амплитуды сигнала фазовой телеграфии, и управления этим напряжением аттенюатором 1, на вход которого поступает сигнал фазовой телеграфии. 1 ил.Заказ 4130 ВНИИПИ Гасу Тираж 525 Подписноественного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 ательский комбинат "Патент", г, Ужгород, ул,Гагарина, 10 Проиэводствен Изобретение относится к технике радиосвязи и мбжет быть использовано при построении приемников сигналов фазовой теле графи и,Целью изобретения является повышение точности стабилизации амплитуды сигнала в присутствии аддитивного флуктуационного шума.На чертеже приведена структурная , электрическая схема предлагаемого стабилизатора,Стабилизатор содержит управляемый , аттенюатор 1, квадратор 2, узкополосный фильтр 3, фазовый детектор 4, преобразователь 5, состоящий из блока 6 извлечения квадратного корня, перемножителя 7, блока 8 вычитания и интегратора 9,Стабилизатор амплитуды сигналов фазовой телеграфии работает следующим образом.На вход стабилизатора поступает фэзоманипулированный сигнал 0 =а А зп (а,1+лгп) (где а - . коэффициент, учитывающий изменение амплитуды принимаемого сигнала; А - амплитуда сигнала; йЬ - круговая частота несущего колебания; гп - коэффициент, принимающий значение 0 или 1) и аддитивный флуктуационный шум и со спектральной плотностью Й. Аддитивная смесь сигнала и шума поступает на вход управляемого аттенюатора 1 и ;квадратооа 2. Результатом нелинейного преобразования в квадраторе являются составляющие области нижних частот и области второй гармоники 2 ао,С помощью узкополосного фильтра 3 и фазового детектора 4 производится переос составляющих области второй гармонии в низкочастотную область. На выходе азового детектора 4 в области нижних частот формируются составляющая а А и аум, которые поступают на вход преоб разо 5 10 15 20 25 30 35 40 вателя 5. Схема преобразователя 5 работает так, что при установлении динамического равновесия напряжение на выходе блока 8 вычитания поддерживается равным нулю,В общем случае напряжение на выходе интегратора 9 обратно пропорционально а . Напряжение с выхода интегратора 9 поступает на второй вход перемножителя 7 и на вход блока 6, на выходе которого формируется напряжение, обратно пропорциональное а.При линейной характеристике регулирования аттенюатора 1, амплитуда напряжения на его выходе будет постоянна и не зависима от а.Формула изобретения Стабилизатор амплитуды сигналов фазовой телеграфии, содержащий управляемый аттенюэтор, вход и выход которого являются входом и выходом стабилизатора, и узкополосный фильтр, о т л и ч а ю щ и йс я тем, что, с целью повышения точности стабилизации амплитуды сигнала в аддитивном флуктуационном шуме, введены последовательно соединенные квадратор, фазовый детектор и преобразователь, выход которого подключен к управляющему входу управляемого эттенюатора, выход квадраторэ соединен с входом узкополосного фильтра, выход которого подключен к второму входу фазового детектора, вход квадратора соединен с входом управляемого эттенюатора, а преобразователь состоит из последовательно соединенных перемножителя, блока вычитания, интегратора и блока извлечения квадратного корня, выход которого является выходом преобразователя, первый вход перемножителя является входом преобразователя, второй вход блока вычитания является входом сигнала постоянного уровня, выход интегратора соединен с вторым входом перемножителя,