Устройство для сложения длительностей импульсов

(21) (22) (46) . (71) тут (72) З.К. (53) (56) . 95 АРСТВЕННЫЙ КОМИТЕТБРЕТЕНИЯМ И О 1 НРЫТИЯМНТ СССР ВТОРСКОМУ СВИДЕТЕЛЬСТВУ 4465604/24-2426.07.8823.11.90. Бюл.43Грузинский политехнический инстиО.Г, Натрошвиви, Л.Ш. Имнаишвили,Кобесашвили и Т.Г 1. Гиоргобиани681. 3 (088. 8)Авторское свидетельство СССР1330, кл. 6 06 С 7/14, 1980.торское свидетельство СССР2337, кл. С 06 С 7/14, 1986,2(54) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ ДЛИТЕЛЬ 1 НОСП".Й И 1 ПУЛЬСОВ(57) Изобретение относится к вычислительной технике и может использоваться в цифровых вычислительных машинах. Цель изобретения - повышение надежности устройства за счет уменьшения аппаратурных затрат. Изобретение позволяет осуществить суммированиеи вычитание как аналоговых (длительностей импульсов), так и цифровых (количество импульсов) величин. Устройство раВ результате открывается седьмой элемент И 14 и единичный сигнал с его выхода через первый элемент ИЛИ 4 первой группы поступает на единичный вход первого бистабильного элемента5 1, устанавливая его в единичное состояние. В дальнейшем установление в единичное состояние бистабильных элементов 1-1 происходит аналогичным образом, Переход в единичное состояние бистабильных элементов 1 - 1 заканчи 1 м вается после прекращения входного сигнала, Количество переключейных бистабильных элементов 1 в формирователе разрядов определяет код числового значения, соответствующий длительности входного сигнала. При поступлении первого операнда А количество переключенных бистабильных элементов всегда будет не больше ш=ц/2 (ц - основа системы счисления).С подачей второго операнда В продолжается переключение бистабильных элементов 1. Последний и предпослед ний бистабильные элементы 1, и 1 при установке в состояние логической "1" дают разрешение на формирование импульса переноса. При появлении единиц на прямом выходе предпоследнего З 0 1 , и последнего 1бистабильных элементов на выходе девятого элемента И 16 устанавливается высокий потенциал, который подается на вход каждого элемента ИЛИ 5, - 5,второй группы. Единичный сигнал с выходов каждого элемента ИЛИ 5-5, второй группы обнуляет соответствующие бистабильные эле-. менты 1-1, .40В дальнейшем аналогичным образом осуществляется переключение бистабильных элементов 1 -1, в единичное состояние. Единичный сигнал с выхода девятого элемента И 16 подается также 45 на выход 31 переноса этого и на вход 29 формирователя разрядов переноса следующего формирователя разрядов.При этом, если подача сигнала второго операнда на вход 27 суммирования сле дующего формирователя разрядов окончена, единичный сигнал переноса через пятый элемент И 12 и третий элемент ИЛИ 20 перебрасывает один из бистабильных элементов 1 следующего Формирователя разрядов в единичное состояние, в противном случае через третий элемент И 10 перебрасывает первый дополнительный бистабильный элемент 6 в единичное состояние, где происходит его запоминание.После окончания сигнала второго операнда следующего формирователя разрядов на выходе первого элемента И 8 снова Формируется этот единичный сигнал переноса, который переключает в единичное состояние соответствующий бистабильный элемент 1 этого формиро-. вателя разрядов. Запоминание единичного сигнала в этом случае необходимо, поскольку в противном случае про-, изойдет наложение во времени единичного сигнала переноса с предыдущего формирователя разрядов и сигнала второго операнда.Аналогично работает устройство на вычитание при поступлении информации на вход 28 вычитания. При этом бистабильные элементы 1 - 1кроме последнего 1 , последовательно ус" танавливаются в нулевое состояние, начиная с последнего, находящегося в единичном состоянии, т.е, в обратном направлении. Если последний бистабильный элемент 1 находится в единичном состоянии и при этом обнуляется первый бистабильный элемент 1, тогда единичный сигнал через первый элемент И 3 (который в это время в открытом состоянии) второй пруппы и через последний элемент И 2 (на другом входе которого присутствует логическая "1") первой группы поступает на вход элемента ИЛИ 5 и на входы элементов ИЛИ 4 -4,первой группы (при этом десятый элемент И 17 закрыт). Единичный сигнал с выхода элемента ИЛИ 5 поступает на нулевой вход последнего бистабильного элемента 1 и устанавливает его в нулевое состояние.Одновременно с этим единичный сигнал через элементы ИЛИ 4-4 ,поступает на единичные входы бистабильных элементов 1-1 и устанавливает их в единичное состояние. Таким образом, высокий потенциал на инверсном выходе последнего бистабильного элемента 1 и на прямых выходах бистабильных элементов 1-1 щ,появляется одновременно, При этом открывается восьмой элемент И 15 и единичный сигнал с его выхода через элемент ИЛИ 5,второй группы поступает на нулевой вход предпоследнего бистабильного элемента 1 устанавливая его в нулевое состояние., В дальнейшем установление в нулевое. состояние бистабильных элементов1зом эле сос шен При инв сле вых под ИЛИ сиг ИЛИ в е бис ос эле вых та ровсле это ран фор нич эл 21 эле раз тив мен нит еди его эл едиревет эт н п м ойн происходит аналогичным обраервый и последний бистабильные енты 1 и 1при установке в ояние логического 0 дают разре 11 15 е на формирование импульса заема, появлении высокого потенциала на рсных выходах первого 1 и понего 1 бистабильных элементов на де десятого элемента И 17 устанавется высокий потенциал, который ется на вход каждого элемента 4-4,первой группы, Единичный ал, с выходов каждого элемента 4 1-4 первой группы устанавливает ничное состояние соответствующие абильные элементы 1 -1.дальнейшем аналогичным образом ествляется обнуление бистабильных ентов 11 -1, Единичный сигнал с да десятого элемента И 17 подается,. е на выход 32 заема этого формителя разрядов и на вход 30 заема ующего формирователя разрядов.При 25если подача сигнала второго опеа на вход 30 вычитания следующего рователя разрядов окончена, едиый сигнал заема через шестой ент И 13 и четвертый элемент ИЛИ 30 еребрасывает один из бистабильных ентов 1 следующего формирователя ядов в нулевое состояние, в проом случае через четвертый эле- И 11 перебрасывает второй допольный бистабильный элемент 7 в ичное состояние, где происходит запоминание, После окончания сигвторого операнда следующего форвателя разрядов на выходе второго 40 ента И 9 снова формируется этот ичный сигнал заема, который печает в нулевое состояниесооттвующий бистабильный элемент 1 о формирователя разрядов. 45 р м у л а изобретения тройство для сложения длительй импульсов, содержащее К (где,2) формирователей разрядов,й из которых содержит тп=Ч/2с 1 - основание системы счисления,м 1 - четное) бистабильных элев, первую и вторую группы из шнтов И, первую и вторую группыэлементов ИЛИ, первый и вторнительные бистабильные элемеесять элементов И, четыре элемента ИЛИ, два элемента НЕ, дваэлемента НЕ с увеличенной задержкой,причем в каждом 1-м (где 1=1,2,1 с)формирователе разрядов прямой выходь-го (где =1,2 ш) бистабильногоэлемента соединен с первым входом-го элемента И первой группы, второй вход которого, кроме (ш)-гои ш-го элементов И первой группы,объединен с вторыми входами остальных элементов И первой группы и соединен с первым входом первого элемента ИЛИ первой группы и с выходом седьмого элемента И, инверсный выход -гобистабильного элемента подключен кпервому входу -го элемента И второйгруппы, второй вход которого, кромепервого и последнего элементов Ивторой группы, объединен с вторымивходами остальных элементов И второйгруппы и подключен к выходу восьмогоэлемента И, выход х-го элемента Ипервой группы, кроме (ш)-го и Й-гоэлементов И первой группы, соединенс первым входом (3.+1)-го элемента ИЛИпервой группы, выходы х-го элементаИЛИ первой группы и х-го элемента ИЛИвторой группы подключены соответственно к единичному и нулевому входам-го элемента И второй группы, кромепервого элемента И второй группы,соединен с первым входом.(.-1)-гоэлемента ИЛИ второй группы, первыевходы первого и второго элементов ИЛИобъединены с первым входом ш-го элемента ИЛИ второй группы, а также свторыми входами остальных элементовИЛИ второй группы и подключены к шинеустановки в "0 устройства, выходыпервого и второго элементов ИЛИ соединены с нулевыми входами соответственно первого и второго дополнительных бистабильных элементов, инверсныевыходы которых подключены к входамсоответственно первого и второго элементов НЕ с увеличенной задержкой,выходы которых соединены с первымивходами соответственно первого и второго элементов И, вторые входы которыхподключены к инверсным выходам соответственно первого и второго дополнительных бистабильных элементов, единичные входы которых соединены с выходами соответственно третьего и четвертого элементов И, первый вход третьего элемента И подключен к входу операндов при выполнении сложения соотЗаказ 3619 Тираж 562 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям прн ГКНТ СССР 113035, Москва Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 ветствующего формирователя разрядов и через первый элемент НЕ к первому входу пятого элемента И и к второму входу первого элемента ИЛИ, первый вход четвертого элемента И подключен5 к входу операндов при выполнении вычитания соответствующего Формирователя разрядов и через второй элемент НЕ к первому входу шестого элемента И и к второму входу второго элемента ИЛИ, . вторые входы третьего и пятого элементов И и вторые входы четвертого и шестого элементов И 3-го Формирователя разрядов соединены соответствен но с входом переноса и входом заема из (3-1)-го формирователя разрядов, выходы первого и второго элементов И подключены к первым входам соответственно третьего и четвертого элементов ИЛИ, вторые входы которых соединены с выходом соответственно пятого и шестого элементов И, третий вход 1.-го элемента ИЛИ второй группы кроме первого и последнего элементов ИЛИ 25 второй группыобъединен с третьими входами остальных элементов ИЛИ второй группы, соединен с вторыми входом ш-го элемента ИЛИ второй грунпы и подключен к выходу переноса в (5+1)-й 3 О формирователь разрядов, второй вход х-го элемента ИЛИ первой группы объединен с вторыми входами остальных элементов ИЛИ первой группы, кроме ш-го элемента ИЛИ первой группы и подклю 35 чен к выходу заема в (+1)-й формирователь разрядов, о т л и ч а ю щ е еся тем, что, с целью повышения надежности устройства за счет уменьшения аппаратурных затрат, третьи входы третьего и четвертого элементов ИЛИ в каждом Формирователе разрядов соединены соответственно с входом операндов при выполнении сложения и с входом операндов при выполнении Вычита 45 ния соответствующего Формирователя разрядов, выход третьего элемента ИЛИ подключен к второму входу (ш)-го элемента И первой группы и к первомувходу седьмого элемента И, выход четвертого элемента ИЛИ соединен с первьи входом восьмого элемента И и с .вторым входом первого элемента И второй группы, вторые входы седьмого ивосьмого элементов И подключены соответственно к инверсному выходу(ш)-го и к прямому выходу первогобистабильных элементов, выход восьмого элемента И подключен к четвертому входу (ш)-го элемента ИЛИ второй группы, третий вход второго элемента ИЛИ второй группы соединен стретьим входом первого элемента ИЛИвторой группы и с выходом девятогоэлемента И, третий вход х-го, элементаИЛИ первой группы соединен с третьимивходами остальных элементов ИЛИ первой группы, кроме последнего элемен-:та ИЛИ первой группы, с третьим входом ш-го элемента ИЛИ второй группыи с выходом ш-го элемента И первойгруппы, четвертый вход -го элементаИЛИ второй группы соединен с четвертыми входами остальных элементов ИЛИвторой группы, кроме ш-го и ш-гоэлемента ИЛИ второй группы, с первьквходом ш-го элемента ИЛИ первой группы и с выходом ш-го элемента И второйгруппы, выход первого элемента И вто.рой группы подключен к первому входудесятого элемента И и к второму входу ш-го элемента И первой группы, выход (ш)-го элемента И первой группы соединен с первым входом девятогоэлемента И и с вторым входом ш-го элемента И второй группы, вторые входыдевятого и десятого элементов.И подключены соответственно к прямому иинверсному выходам ш-го бистабильногоэлемента, выход десятого элемента Исоединен с выходом заема в Ц+1)-йформирователь разрядов и с вторымвходом ш-го элемента ИЛИ первой группы.