Устройство реверберации

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК ЯО 1545 5 С 10 К 15/О ОПИСАНИ БРЕТится к классу в, осуществляюческого звуконоыть использовано Изобретен вукошумовых их обработк е отн устрой ле о с можетвоспро ведении звука, является понышепри эапи Цель е кач ,На ф ияния.ена блойства изобрете тва звуч ,1 приве мого уст к-схемаревербераирования упг3 - блок предла к фор на ф ции; на фиг,2 равляющих, сиг спр Элеления. трическ реобраз сигнал вуковой час ифровой код тов в опера записей Е сями цифрооты,аписы анныи в иде отс тся в иннуюри э амять частотодвумя за м межд ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ПНТ СССР ОРСКОМУ СВИДЕТ(57) Изобретение относится к классузвукошумоных устройств, осуществляющих обработку электрического звуконого сигнала, и может быть использовано при записи и воспроизведении звука. Целью изобретения является повышение качества звучания. Устройствосодержит цепь формирования задержанных сигналов содержащую сумматор,фильтры нижних частот, компрессор сэкспандером, аналого-цифровой и цифроаналоговый преобразователи, блок оперативной памяти, управляемый блоком формирования управляющих сигналов, а также блок баланса, формирующий выходной сигнал, В предлагаемомустройстве н цепь формирования задержанных сигналов введены блок распределения и сумматоры, а н цепь управления блоком оперативной памятиблок постоянной памяти с сумматором,что позволяет получить высокую плотность задержанных сигналов эа счетсчитывания иэ блока оператинной памяти задержанных сигналов между днумяциклами записи с последующим их разделением, причем сигналы с меньшимизадержками поступают на ныход устройства, а сигналы с большими задержками - на вход устройства для дальнейшей обработки, 2 з.п. Ф-лы, 3 ил. вых отсчетов н оперативную память п.- исходит И циклов чтения нэ оператив-, ной памяти по адресам, отличающимся от текущего (по которому была произведена запись) на определенные величины, благодаря чему формируются Ч сигналон, задержанных относительно входного на различное время, Цировые значения задержанных сигналов подвергаются цифроаналоговому преобразованию и затем разделяются таким образом, что часть иэ них (например, с задержками менее 50 мс), суммируясь с определенными весами, поступает на выход устройства, а другая часть (например, с задержками более 50 мс), суммируясь, поступает на вход устройства, где складываетсяс входным сигналом для дальнейшей обработки.Устройство реверберации (фиг.1) содержит последовательно соединенные первый сумматор 1, первый вход которого является входом устройства, , первый фильтр 2 нижних частот (ФНЧ) компрессор 3, аналого-цифровой преобразователь (АЦП) 4, блок 5 оператив" ной памяти, цифроаналоговый преобразователь (ЦАП) 6, экспандер 7, блок 8 распределения и второй сумматор 9, выход которого соединен с другим входом первого сумматора 1. Второй выход 15 блока 8 распределения соединен с входом третьего сумматора 10, выход которого соединен с входом второго ФНЧ 11. Устройство такие содержит блок 12 баланса, вход которого сое ,динен с входом устройства, а выход ,является выходом устройства, при этом другой вход блока 12 баланса подключен к выходу ФНЧ 11, Устройство также содержит блок 13 задания режима, вы ход которого соединен с первым входом блока 14 постоянной памяти, выход которого соединен с первым входом четвертого сумматора 15, второй вход которого соединен с выходом счетчи ка 16 адреса, а выход - с адресным входом блока 5, а также блок 17 формирования управляющих сигналов, первый выход которого соединен с управляющим входом АЦП 4, второй выход - с управляющим входом блока 5 оперативной памяти, третий и четвертый выходы - с первым и вторым входами счетчика 16 адреса, пятый выход - с вторым входом блока 14 постоянной 40 памяти, а шестой выход соединен с управляющим входом блока 8 распределения.Блое 17 формирования управляющих сигналов (Фиг,2) содержит мультивиб ратор 18, выход которого соединен со счетным входом счетчика 19 тактов, последовательно соединенного со счет:. чиком 20 тактов, выходы которого соединены с входами схемы 21 совпадения Выходы счетчика 19 соединены с млад- шими адресными входами постоянного запоминающего устройства (ПЗУ) 22, старший адресный вход которого соединен с выходом схемы 21 совпадения. Первый выход ПЗУ 22 является первым выходом блока 17, Второй, третий и четвертый выходы ПЗУ являются вторым выходом блока 17, Пятый и шестой выходы ПЗУ 22 являются соответственно третьим и четвертым выходами бло" ка 17. Шестой выход ПЗУ 22 совместно с выходами счетчика 20 циклов .образуют пятый выход блока 17, выходы счетчика 20 циклов являются шестым выходом блока 17, Седьмой выход ПЗУ 22 соединен с входом сброса счетчика 20 циклов.Блок 8 распределения (фиг,3) содержит аналоговый коммутатор 23, имеющий один информационный вход ("1".), являющийся информационным входом блока распределения, 1, адресных входов (АА 1, являющихся управЬляющими входами блока, и Я=2 выходов ("1"Б), к каждому иэ которых подсоединен элемент 24 памяти, состоящий из конденсатора 25, одной обкладкой соединенного с выходом коммутатора 23, а другой - с общей шиной, и преобразователя 26 сопротивления, также подсоединенного к выходу коммутатора, при этом выход преобразователя сопротивления является выходом элемента 24 памяти, Первые К из Ю выходов элементов 24 памяти являются первыми выходами блока 8, остальные М-К выходов элементов 24 памяти являются вторым выходом блока 8.Устройство работает следующим образом.Электрический сигнал звуковой частоты поступает на вход первого сумматора 1 (фиг.1), где он складывается с задержанными сигналами, приходящими с выхода второго сумматора 9 на другой вход первого сумматора 1, с выхода которого сигналы поступают на вход ФНЧ 2, подавляющего высокочастотные составляющие, имеющиеся в спектре входного сигнала и задержанных сигналов, подвергнутых цифровой обработке. Далее сигнал с выхода ФНЧ 2 поступает на вход компрессора 3, где подвергается нелинейному преобразо" ванию с целью расширения динамического диапазона сигнала, что необходимо иэ-за ограниченного числа двоичных разрядоз АЦП. С выхода компрессора 3 сигнал поступает на вход АЦП 4, где преобразуется в циФровой код с частотой Г б (выборок), определяемой частотой следования импульссн запуска, приходящих на управляющий вход АЦП 4 с первого выхода блока 7 Формирования управляющих импульсов, С выхода АЦП 4 цифровой код поступает на пер5 154524 вый информационный вход блока 5 оперативной памяти и под действием управляющих сигналов, приходящих на управляющий вход блока 5 с второго вы" хода блока,17, с частотой Х записы 5 вается в оперативную намять по текущему адресу, формируемому счетчиком 16 адреса и через сумматор 15 поступающему на адресный вход блока 5, При этом между двумя записями в па-. мять цифровых отсчетов происходит Б циклов чтения из памяти по адресам, отличающимся от текущего и сформированным путем суммирования кодов задержек, поступающих на первый вход четвертого сумматора 15 с выхода блока постоянной памяти 14, и текущего адреса, поступающего на второй, вход сумматора 15 с выхода счетчика 20 адреса 16. Блок 13 задания режима задает область постоянной памяти блока 14, откуда под действием управляющих сигналов, приходящих на второй вход блока 14, происходит считывание 25 кодов задержек.Таким образом формируются М сигналов, задержанных относительно вход, ного на различное время, цифровые значения которых между циклами запи си последовательно поступают на ЦАП 6, где преобразуются в аналоговые. С выхода ЦАП 6 задержанные сигналы поступают на вход экспандера 7, осугществляющего нелинейное преобразование, обратное компрессору 3 для восстановления первоначального масштаба сигнала, и далее на вход блока 8 распределения, где под действием управляющих сигналов, поступающих с 40 шестого выхода блока 17 на управляющий вход блока 8, происходит разделение задержанных сигналов на две группы: с малыми задержками (например, менее 50 мс) и с большими задержками 45 (более 50 мс). Группа сигналов с большими задержками поступает на вход второго сумматора 9, где осуществляется их взвешенное суммирование, С выхода второго сумматора 9 задержанные сигналы поступают на второй вход первого сумматора 1, где с регулируе" мым весом суммируются с входным сигналом и вновь поступают в канал обработки, 55другая группа сигналов (с малыми задержками) поступает на вход третье" го сумматора 10, где осуществляется их взвешенное суммирование и далее,7 6через второй ФНЧ 11, подавляющийвысокочастотные составляющие, присутствующие в спекте задержанныхсигналов на второй вход блока 12 баланса, на первый вход которого приходит сигнал с входа устройства,Смешиваясь в регулируемой пропорции,эти сигналы поступают на выкод устройства.Рассмотрим более подробно работуцифровой части устройства, начинаяс блока 17 формирования управляющихсигналов (фиг,2), Импульсы, поступающие с выхода мультивибратора 18 насчетный вход счетчика 19 тактов, последовательно увеличивают его содержимое, что приводит к последовательному увеличению значения, адреса наадресных входах ПЗУ 22, при этом происходит считывание информации ПЗУ,начиная с первой строки по шестнадцатую,На управляющий вход блока 8 распределения (фиг.3) приходят сигналыс шестого выхода блока 17, т,е, свыхода счетчика 20 циклов блока 17.Во время первого цикла чтения информация с входа коммутатора 23 (фи 1.3)прбходит на его первый выход, чтоопределяется состоянием адресныхвходов коммутатора 23, на которыеподается информация с выхода счетчика 20 циклов блока 17, В момент начала второго цикла чтения информацияна адресных входах коммутатора 23изменяется (увеличивается на единицу), при этом коммутатор 23 (Фиг3)соединяет информационный вход блокас входом второго элемента 24 памяти,при этом конденсатор 25 второго элемента 24 памяти будет заряжатьсячерез сопротивление открытого ключакоммутатора 23, К концу второго циклачтения на конденсаторе установитсязначение напряжения, равное напряжению на входе блока 8 распределения,Во время третьего цикла чтения заряжается конденсатор третьего элемента24 памяти и т.д. Во время циклов чтения, в которых не происходит обращение к данному элементу памяти, конденсаторы 25 элементов 24 памятипрактически не разряжаются (с однойстороны в цепи разряда конденсатора25 - сопротивление разомкнутого ключа 23, с другой - входное сопротивление операционного усилителя 26 в не"инвертирующем включении, значения ко 1545247торых велики); В результате на выходах блока 8 появляются аналоговые сигналы, задержанные относительно входного на различные времена, Далее осуществляется суммирование задержан 5 ных сигналов в сумматорах 9 и 1 й, Весовые коэффициенты суммирования задержанных сигналов выбираются в соответствии с экспоненциальным законом 1 чем 1 О больше время задержки, тем меньше коэффициент) .В результате реализуемая в устройстве реверберационная характеристика весьма близка к реверберационной характеристике реального помещения.Форяула изобретения1. Устройство реверберации, содер" 20 жащее последовательно соединенные первый сумматор, вход которого является входом устройства, первый фильтр нижних частот, компрессор, аналогоцифровой преобразователь, блок опера тивной памяти и цифро-аналоговый преобразователь, а также счетчик адреса, блок Формирования управляющих сигна" лов, блок задания режима, экспандер, второй фильтр нижних частот и блок ЗО баланса, вход которого соединен с вХодом устройства, а выход является выходомустройства, при этом первый выход блока формирования управляющих сигналов подключен к управляющему входу аналого-цифрового преобразова-.телИ, а второй выход - к управляющему входу блока оперативной памяти, о т л и ч а ю щ е е с я тем, что, с целью повышения качества звучания, 40 в него введены блок постоянной памяти, второй, третий, четвертый сумматоры и блок распределения, первый выход которого через второй сумматор подключен к другому входу первого сумматора, второй выход через третий сумматор подключен к входу второго фильтра нижних частот, выход которого соединен с другим входом блока баланса, информационный вход блока рас пределения подключен через экспандер к выходу цифроаналогового преобразователя, выход блока задания режимов подключен к первому входу блока постоянной памяти, выход которого подключен к первому входу четвертого сумматора, выход которого подключен к,адресному входу блока оперативной памяти, а второй вход подключен к выходу счетчика адреса, первый и второй входы которого подключены соответственно к третьему и четвертомувыходам блока формирования управляющих сигналов., пятый выход которогоподключен к второму входу блока постоянной памяти,. а шестой - к управляющему входу блока распределения.2, Устройство по п. 1, о т л и -ч а ю щ е е с я тем, что блок Форми"рования управляющих сигналов содержитмультивибратор, счетчик тактов, счетчик циклов, постоянное запоминающееустройство и схему совпадения, приэтом выход мультнвибратора соединенсо счетным входом счетчика тактов,выход которого соединен с входом счетчика циклов, выходы счетчика тактовсоединены с младшими адресными входами постоянного запоминающего устройства, выходы счетчика циклов соединены со входами схемы совпадения, выход которой соединен со старшим адресным входом постоянного запоминающего устройства, первый выход которого является первым выходом блокаФормирования управляющих сигналов,второй, третий и четвертый выходыпостоянного запоминающего устройства - его вторым выходом, пятый ишестой выходы постоянного запоминающего устройства - третьим и четвертымвыходами блока Формирования управляющих сигналов, шестой выход постоянного запоминающего устройства совместно с выходами счетчика циклов образуют пятый выход блока формирования управляющих сигналов, выходы счетчикациклов являются шестым выходом блокаформирования управляющих сигналов, аседьмой выход постоянного запоминающего устройства соединен с входомсброса счетчика циклон,3, Устроиство по и. 1, о т л ич а ю щ е е с я тем, что блок распределения содержит аналоговый коммутатор и элементы памяти, при этоманалоговый коммутатор имеет один информационный вход, являющийся информационным входом блока распределения, Е адресных входов, являющихсяуправляющими входами блока, н 0=2 "выходов, к каждому из которых подсоединены элементы памяти, первые К и Чвыходов элементов памяти являютсяпервыми выходами блока распределения, остальные Ы-К выходов элементовпамяти - его вторым выходом.