Устройство для передачи и приема сигналов

(51) 4 Н 04 В ПИСАНИЕ ИЗОБРЕТЕНИ ЕЛЬСТВ и блок синхронизации, а на приемной стороне держки, три читания, дв блока и бло дающей стор формируются компонент и оных запоминающихронизации, На переисходного сигналае половины четных скин не из первь вторь е половины нечет передас 215 пон нт 1 кот в канал ется по ных ком менно переэтом осувых полоизменения рые односвязи. Пторение аются ествл им осЭнергия,онент беэвременное н ч И И ПРИЕвторен понент их знака и о вторых половин нечетных к енением их знака на противоп(57) Изоб технике, скорости дачи прие редающей стековых ре блока ра, два жныи пает ние относитс Из канала связи сигнал поса приемную сторону, где проудвоение компонент и совмевремени четных компонент исходного сигнала с нечетпонентами, В результате фор удвоенный исходный сигнал,радиоповышениель изобретенияередачи. Устр-воа сигналов содер для переит на пехо ние в стороне коммутатозапоминающих блок задержки, три блока вычитания,дв зко щи ко еть мируется4 ил,мма тоа Жроне коммутатор 1, имеющий информационный вход, первый и второй стековые запоминающие блоки 2 и 2, пер- ффвый и второй блоки 3, и 3,2 задержки, 00первый сумматор 4, первый блок 5 вычитания, первый и второй ключи 6 и7, четвертый блок 8 задержки, третийсумматор 9, второй блок 10 вычитания,третий блок 11 задержки, второй сумматор 12 и блок 13 синхронизации,имеющий синхровыход, а на приемнойстороне - коммутатор 14, имеющий информационный вход, первый блок 15задержки, первый сумматор 16, первыйблок 17 вычитания, первый стековый обре те ятва; н едачи и передаю нема стоОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВИ(54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧМА СИГНАЛОВ е относится к радиотехбыть использовано в сиснике и можеттемах связи.Цель изобретения - повышение скорости передачи,На фиг,1 приведена структурна схема передающей стороны устройс на фиг.2 - схема приемной стороны устройства; на фиг.3 - временные диаграммы, поясняющие работу передающей стороны; на фиг,4 - време - ные диаграммы, поясняющие работу приемной стороны.Устройство для перпр сигналов содержит на щей ммутатор, три блока засумматора, два блока вы 14907запоминающий блок 18, гретий сумматор 19, второй стековый запоминающий блок 20, третий блок 21 задержки,второй блок 22 вычитания, второй блок23 задержки, второй сумматор 24 иблок 25 синхронизации, имеющий синхровход,Устройство для передачи и приемасигналов работает следующим образом,На передающей стороне (фиг,1) исходный сигнал 3(С) поступает на коммутатор 1. В течение интервала времени 0-Т вход коммутатора 1 соединенс первым выходом коммУтатоРа 1, в течение следующего интервала ТТ - свторым выходом, затем опять с первым,потом с вторым и т,д,Таким образом, коммутатор 1 разделяет исходный сигнал 8(С) на отрезкидлительностью Т: 8(Т), 8 (1), 8,.(С),8 (с) (Фиг,З).При этом на первый выход коммутаНтора 1 поступают отрезки Ят(С), 8 (С)и т,д, (Фиг.Зб), а на другой выход - 258 (С), 8 ,с) и т,д, (фиг.Зв),Каждый из отрезков с нечетным номером вводится в стековый запоминающий блок 2, в течение и 11 тервала времени= Т и одновременно поступает 30в блок 3, задержки. В течение следующего интервала времени= Т этототрезок выводится из блока 2, в об-,ратном порядке (фиг,Зд), Таким образом, блок 2, инвертирует во временинечетные отрезки сигнала, при этоминвертированные отрезки оказываютсязадержанными на время Т,Неинвертированные отрезки, проодя через блок З задержки, задерживаются на величину Т (фиг.Зг).40Аналогично отрезки сигнала счетными номерами (Фиг,Зв) инвертируются в блоке 2 (фиг,Зж), а такжезадерживаются на время Т в блоке Ззадержки (Фиг.Зе), 45Блок 2 работает в противофазе сблоком 2 а именно, когда четныйотрезок вводится в блок 2, предшествующий ему нечетный отрезок выводитсяиз блока 2 и, наоборот когда четный 50отрезок выводится иэ блока 2, следующий нечетный отрезок вводится вблок 2,и т.д. Противофазная работа блоков 2 и 2обеспечивается блоком 13 синхронизации,Выход блока 21 объединен с выходом блока 2, так как их выходные сигналы 18не перекрываются во времени (фиг.Зд, ж)Па этой же причине (фиг,Зг, е) объединены выходы блоков 3, и 3.На сумматор 4 и блок 5 вычитанияпоступают сигналы либо с блока , и блока 3, задержки (фиг.Зг, д),либо в следующий интервал времени длительностьюТ с блока 2 и блока 3 (фиг.Зе, ж), При этом на выходе сумматора образуется непрерывная последовательность удвоенных четных компонент отрезков исходного сигнала (Фиг.Зз), а на выходе блока 5 вычитания - последовательность удвоенных нечетных компонент (фиг.Зи) тех же отрезков,Ключи 6 и 7, управляемые блоком 13 синхронизации, работают противофаэно, причем на каждом интервале времени Ъ = Т на протяжении первой половины интервала ключ 6 открыт, а ключ 7 закрыт; в течение второй половины интервала Т открьГт ключ,7, а ключ 6 закрытВ открытом состоянии ключи 6 и 7 имеют коэффициент передачи, равный 0,5, Таким образом, ключ 6 пропускает только первые половины четных компонент (фиг.Зк), а ключ 7 - только вторые половины нечетных компонент (фиг.4 м). Первые половины четных компонент (Фиг,Зк) задерживаются в блоке 8 задержки на время Т/2 (фиг,Зл) и складываются в сумматоре 9 с вторымиполовинами нечетных компонент (фиг.Зм).Выходное напряжение сумматора 9 (фиг.Зн) через сумматор 12 поступает в канал связи, В результате в канал связи передаются одновременно первые половины четных компонент и вторые половины нечетных компонент,Повторение первых половин четных компонент беэ изменения их знака иодновременное повторение вторых половин нечетных компонент с изменением их знака на противоположный осуществляются с помощью блока 10 вычитания, блока 11 задержки на время Т/2 и сумматора 12, Работу этих блоков иллюстрируют диаграммы на фиг.Зо, п, р.На:приемной стороне (Фиг,2) принятый сигнал Б(г.) (фиг,4 а) поступает на коммутатор 14, работающий таким образом, что в течение каждого отрезка времени бС = Т первая половина сигнального отрезка длительностью Т/2 передается на первый выход коммутатора (фиг.4 б), а вторая поло5 10 15 20 25 30 50 55 вина - на второй выход коммутатора14 (фиг.4 в),Для совмещения укаэанных полуотреэков во времени служит блок 15,задерживающий первые полуотреэки навремя Т/2 (фиг,4 г).Выходное напряжение блока 15 задержки складывается в сумматоре 16 снапряжением второго выхода коммутатора 14, а также вычитается иэ негов блоке 17 вычитания, При этом навыходе сумматора 16 выделяются удвоенные перные половины четных компонентф (фиг,4 д), а на выходе блока17 вычитания - удноенные и взятыесо знаком - вторые половины нечетных компонент (фиг.4 е) отрезков исходного сигнала,Восстановление четных компонентотрезков (длительностью Т) исходного сигнала 8 осуществляется с помощью блока 18 и сумматора 19 (фиг,4д, ж, э), а восстановление нечетныхкомпонент - с помощью блока 20, блока 21 задержки и блока 22 вычитаия(фиг,4 е, и, к, л).Блоки 18 и 20 благодаря блоку 25синхронизации работают синхронно,инвертируя во времени соответстненоудвоенные первые половины четных компонент и удвоенные вторые половинынечетных компонент, При этом на выходе блока 18 образуются удвоенныевторые половины четных компонент(фиг,4 ж), а на выходе блока 20 - удвоенные первые половины нечетныхкомпонент (фиг,4 и),Выходное напряжение сумматора 19(фиг,4 з), представляющее собой удвоенные четные компоненты отрезковисходного сигнала 5(С) длительностьюТ, задерживается в блоке 23 задержкина время Т/2 (фиг,4 м) и складываетсяв сумматоре 24 с удвоенными нечетнымикомпонентами, поступающими из блокавычитания 22 (фиг,4 л), Блок 23 задержки совмещает во времени четныекомпоненты отрезков исходного сигнала 8(С) с нечетными компонентами,На выходе сумматора 24 формируется удвоенный исходный сигнал 25(Т)(фиг,4). формула изобретения Устройство для передачи и приема сигналов, содержащее на передающей стороне коммутатор имеющий информационный вход, четыре блока задержки,первый и второй г мага ры и б:;оксинхронизации. имеющий синхроззход,а также второй выход, соединенный суправляющим нходсм коммутатора, причем первый и второй выходы коммутатора подключены соответственно квходам первого и второго блокон задержки, выходы которых объединеныи подключены к первому входу первого сумматора, выход третьего блоказадержки соединен с первым входомвторого сумматора, выход которогоявляется выходом передающей стороны, на приемной стороне - коммутатор, имеющий информационный вход,три блока задержки, сумматор и блоксинхронизации, имеющий синхровход,первый выход блока ои:.р.,зации соединен с управля Шим вхсдоьз коммутатора, один выход коммутатора черезпервый блок задержки полкючен кпервому входу первого су.с атора, другой выход коммутатора соедиелз с вторым входом первого сумматора, о т -л и ч а ю Ш е с с я тем, что сцелью повышения скорости передачи,дополнительо недоы а передающейстороне два стс кузык запоминающихблока, два блока ычптания, дна ключа и третий сумматор выход которогосоединен с вторы з входом вто 1.ого сумматора, причем пе 1 звьзсхгиы и ззогои второго стекоых заломзаьзших блоков подключеы соотззс тст.зено к первому итсрому вьгходаз, ко.:,мутатора,а их вторые в.;ды спел:изез соотнетствено с третьим и зезертым выходами блока синхронизаци, выходы сте - ковых запо;пьающих С, ков объединены и подключены к первым водам первого сумматора и первого блозза вычитания, вторые входы которых объединены и подключены к выходам первого и второго блоков задержкзз, выход первого сумматора соединен с одним входом первого ключа, другой вход и выходкоторого подключеы соответствено кпятому выходу блока сихроизации ивходу четвертого блока задержки, выход первого блока вычитания соединенс одним входом второго ключа, другойвход и выход которого подключены соответственно к шестому выходу блокасинхронизации и к соединенным вместепервым водам второго блока вычитания и третьего сумматора, вторые входы третьего сумматора и второго блокавычитания объединены и подключены квыходу четвертого блока задержки, вы 1490718ход второго блока вычитания соединенс входом третьего блока задержки, наприемной стороне введены первый ивторой блоки .вычитания, второй и третий сумматоры и два стековых запоминающих блока, один и другой входыпервого блока вычитания подключенысоответственно к выходу первого блока задержки и второму выходу коммутатора, выход первого сумматора соединен непосредственно с одним входоми через первый стековый запоминающийблок с другим входом третьего сумматора, выход которого через второй блок задержки соединен с первым входом второго сумматора, выход первого блока 5вычитания через второй стековый запоминающий блок подключен к одному, а через третий блок задержки - к другому входу второго блока вычитания, выход которого соединен с вторым входом второго сумматора, второй выход блока синхронизации подключен к вторым входам первого и второго стековых запоминающих блоков,.4Составитель И.Королеведактор А.Огар Техред М.Дидык Корректор С,Черн Заказ 3761/57 Тираж 626 Подписное НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж, Раушская наб., д. 4/5комбинат "Патент", г. Ужгород, ул. Гагари оизводственндатель