Устройство для регистрации информации

(57) ие относится к и ительной технике обре о - и ма ивцедко для регистрацократных илиэлектрических предназначен ровом виде о повторяющихс и может быть дования быст ных процессо физике, ульт дицине и т.д повысить точ игнало нократдернойике, мепротекающихв геофизике,звуковой акуИзобретение вух р орого ляет утем ений ость регистра ействительных н пределени СУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ ВТОРСНОМУ СВИДЕТЕЛЬСТВ(71) Специальное конструкторское бюро научного приборостроения с опытным производством Института механики полимеров АН ЛатвССР(56) Злектроника, 1982, 11" 8, с. 54- 60.Авторское свидетельство СССР У 720714, кл. Н 03 М 1/46, 1978 (54) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ ИН- ЦИИ пользовано для иссле порогов преобразования и вычисленияуточненных оценок мгновенных значений. Определение действительных значений порогов преобразования передрегистрацией информации уменьшаетсистематическую составляющую погрешности регистрации, которую определяютвременной и температурный дрейф тракта регистрации, а И-кратное квантование одного образцового значениянапряжения в режиме тестированияуменьшает погрешность определениядействительного значения порога преобразования за счет введения в устройство, содержащее усилитель 1, генератор 10 псевдослучайных чисел,первый цифроаналоговый преобразователь 8, аналоговый сумматор 7, аналого-цифровой преобразователь 11,первый блок 12 памяти, блок 17 управления, цифровой фильтр 9, коммутатор 2, второй цифроаналоговыйпреобразователь 3, блок 15 сравнения,двух счетчиков 6 и 8, д егистров14 и 4, сумматора 5, вт блока19 памяти и двух мультиплексоров 16и 20. 1 з.п, ф-лы, 2 ил,Изобретение относится к информационно-измерительной технике, в частности к приборам для регистрации в Цифровом виде однократных или редко повторяющихся электрических сигна лов, и может быть использовано для исследования быстропротекающих однократйых процессов,Цель изобретения - повышение точности регистрации за счет определения действительных (реальных) значений порогов (уровней) преобразования и вычисления уточненных оценокмгновенных значений, о 15На фиг.1 изображена функциональнаясхема устройства для регистрации; нафиг,2 - структурная схема блока управления.Устройство для регистрации информации содержит .усилитель 1, коммутатор 2, первый цифроаналоговый преобразователь 3, первый регистр 4, сум-.матор 5, первый счетчик 6, сумматор7, второй цифроаналоговый преобразователь 8, цифровой фильтр 9, генератор 10 псевдослучайных чисел,аналого-цифровой преобразователь 11,первый блок 12 памяти, блок 13 форми-,рованияадреса, второй регистр 14, 30блок 15 сравнения, первый мультиплексор 16, блок 17 управления, второйсчетчик 18, второй блок 19 памяти,второй мультиплексор 20. Четвертыйвыход блока 17 управления подключенк стробирующему входу аналого-цифрового преобразователя 11, а пятый выход блока 17 управления соединен свходом разрешения записи блока 12 памяти. Выход сумматора 5 подключен к 40информационному входу блока 19 памяти, а его выход соединен с вторымвходом цифрового фильтра 9, выходкоторого является выходом устройства,Блок 17 управления содержит блок21 задания кодов, регистр 22, дваарифметическо-логических блока 23и 24, мультиплексор 25, цифровой компаратор 26, генератор 27 тактовыхимпульсов, управляемый делитель 28частоты, четыре элемента И 29-32,три триггера 33-35, формирователь 36импульсов и делитель 37 частоты,Устройство работает следующим оборазом, 55Устройство для регистрации информации может работать в трех режимах; тестирования, регистрации и считывания записанной информации. Отличие работы устройства в режиме тестирования от работы в режиме регистрации состоит в том, что в режиме тестирования регистрируются образповые значения напряжений первого цифроаналогового преобразсвателя 3, Перед регистрацией информации производится тестирование устройства с целью. определения действительных значений порогов квантования аналого-цифрового преобразователя 11 и последующего вычисления оценок мгновенного значения, в зависимости от полученного результата квантования. Режим тестирования выбирается на блоке 21 нажатием переключателя "Проверка", Блок 21 гредставляет собой набор средств управления, а именно кнопок и переключателей, при нажатии переключателя "Проверкд" с шестого выхода блока 21 через третий выход блока 17 управления подается сигнал, соответствующий "1", При этом блокируется управляющий вход генератора 1 О псевдослучайных чисел, находящегося в нулевом состоянии, а к входу аналогоцифрового преобразователя 11 через аналоговый сумматор 7 и коммутатор 2 подключается выход первого цифроаналогового преобразова .еля 3. Далее на блоке 21 кодовым переключателем выбирается частота регистрации, Соответствующий ей код, выбранный кодовым переключателем, с пятого выхода блока 21, поступает на управляющий вход управляемого делителя 28 частоты, посредством которого частота генератора 27 тактовых импульсов делится на 2 , где 1 - выбранное кодовымВпереключателем число, После этого в блоке 21 кодовым переключателем "Приращение" и переключателем "Нарастание - спад" выбирают:я условия начала регистрации, включающие соответственно приращение регистрируемого сигнала и его фронт. Со этветствующий выбранному приращению код и выбранному фронту логический сигнал по первому и второму выходам блока 21 поступают на цифровой компаратор 26. В режиме тестирования кодовый переключатель "Приращение" устанавливается в нулевое состояние. При нажатии в блоке 21 кнопки "Подготовка" триггер 35 устанавливается в единичное состояние, приводя устройство в готовность для регистрации информации. Перед началом регистрации приводятся1304в нулевое состояние счетчики 6 и 18,регистры 4 и 14 и устанавливаетсякод, равный "1", блоку 10.При нажатии на пульте 21 управления кнопки "Разрешение записи/считывания" формирователем 36 импульсовформируется импульс длительностьюменьше г. А, где й - период генератора 27 тактовых импульсов; А - количество отсчетов, записываемых в блок 1012 памяти. Сформированный импульсчерез элемент И 31 устанавливаетв единичное состояние триггер 33,разрешающий при выполнении условийначала регистрации начать регистрацию.Импульс "Пуск" вырабатывает цифровой компаратор 26 при превышенииприращения регистрируемого сигналавыбранного приращения соответствующего фронта,Перед началом регистрации информации регистрируемый аналоговый сигналквантуется аналого-цифровым преобразователем )1 выбранной частоты регистрации, поступающей с выхода управляемого делителя 28 частоты почетвертому выходу блока 17 управле 30ния. Каждый результат квантованияпоступает через второй вход блоков 17 управления на входы арифметическо-логических блоков 23 и 24,посредством которых определяется Ю )вП ,и Б, , - Б где )3), -предыдущий35результат квантования, хранящийсяв регистре 22, Если Юц - Ю,с О, тоарифметическо-логический блок 23 навыходе переполнения формирует сигнал,40который одновременно с полученнойразницей БО, -БО арифметическо-логическим блоком 24 подается черезмультиплексор 25 на третий и четвертый входы цифрового компаратора 2645для сравнения с выбранными условияминачала регистрации. Если же-Ц ,70то на цифровой компаратор 26 поступает разница, полученная аркфметическо-логическим блоком 23, Так как при 50ращение сигнала в режиме тестирования выбирается равным нулю, то соследующим тактовым импульсом регистрации после разрешения записи цифровым компаратором 26 формируетсяимпульс, который через элемент И 2955устанавливает в единичное состояниетриггер 34, разрешающий проход через элемент И 32 по первому выходу)70 4блока 1/ управления импульсов стробирования блока )5 сравнения.Во время режима тестирования счетчиком б и цифроаналоговым преобразователем 3 формируются 2 -1 значениякобразцового напряжения ) , которые через коммутатор 2 и аналоговый сумматор 7 поступают на аналого-цифровой преобразователь )1 и квантуются выбранной частотой, где п = 1,2 2 -1, К - количество разрядов первого цифроаналогового преобразователя 3. Каждое значение напряжения Бо И раэ квантуется и каждый полученный результат Псравнивается блоком 15 сравнения с искомым порогом квантования ш, сформированным блоком 13, где ш=),22 , где р - количество разрядов аналого-цифрового преобразователя 11Счетчиком 18 подсчитывается число раз совпадения кода результата квантования Б с кодом искомого порога ш. Если в течение 11 тактов, задаваемых делителем 37 частоты, счетчик 18 не переполнится, т,е. количество раз Б,1 =ш меньше или равно Б/2, то после Б тактов счетчик 18 сбрасывается и к результату счетчика 6 прибавляется единица - формируется следующее значение напряжения Ы и Б-тактовый цикл преобразования - сравнения повторяется. Если в течение )1 тактов число раэ );= ш больше Ю/2, то счетчик 18 формирует сигнал, который в адрес, равный ш-), блока 19 памяти записывает уточненную оценкулмгновенного значения Б , равнуюо + овеличине - в -" , где- код ш-го порога квантования, Со - код (ш)-го порога квантования. Эта величина определяется сумматором 5. При этом код адреса ши код величины Бо хранятся соответственно в регистре 14 и в регистре 4. Деление на два осуществляется переносом запятой на один разряд. После записи Ы в блок 19 памяти тем же сигналом счетчика 18 в регистры 14 и 4 записываются соответственно ш и Бщ, а к содержимому блока )3 через мультиплексор 16 добавляется единица, т,е, устанавливается следующий искомый порог квантования. Аналогичным образом определяются и в блок 19 памяти записываются все остальные уточненные оценки мгновенного значения Б,.13 О 4170 Сигнал окончания тестирования Формирует блок 13 в (тп+1)-ый такт. Зтот сигнал сбрасывает триггеры 33, 34 и 35, и режим тестирования прекращается. Устройство готово для регистрации информации.Выбор параметров режима регистрации и последовательность управления при регистрации информации аналогичны режиму тестирования. Разница состоит только в том, что условия начала регистрации могут быть выбраны любыми. Поэтому после нажатия в блоке 21 кнопки "Разрешение записи/считывания регистрация информации в блок 2 памяти начнется только после того, как приращение регистрируемого сигнала превысит выбранное приращение заданного фронта.При регистрации информации аналоговый сигнал Ц масштабируется усилителем 1 и через коммутатор 2 поступает на один вход аналогового сумматора 7. На вычитающий вход аналогового сумматора 7 подается нормированный по величине кванта ц аналого-цифрового преобразователя 11 вспомогательный случайный сигнал, Формируемый на каждый такт выбранной частоты регистрации генератором 10 псевдослучайных чисел и цифроаналоговым преобразователем 8, Полученная разница на выходе аналогового сумматора 7 квантуется аналого-цифровым преобразователем 11, В исходном состоянии обнуляется гене. - ратор 10 псевдослучайных чисел и блок 13 формирования адреса, После начала регистрации полученные аналого-цифровым преобразователем 11 мгновенные значения разницы регистрируемого сигнала и вспомогательного случайного сигнала последовательно записываются в блок 12 памяти после заполнения которого блок 13 вырабатывает импульс переполнения, поступающий на первый вход блока 17 управления. Зтим сигналом сбрасываются триггеры 33,35 и 34, и режим регистрации информации прекращается. Устройство переходит в реж.м хранения зарегистрированной информации,Для считывания хранимой информации в блоке 21 кодовым переключателем выбирается частота считывания переключателем, которым выбиралась частота регистрации, После этого нажатием кнопки "Разрешение записи/ считывания" формирователем 36 импульсов вырабатывается импульс, который через элемент И 30 устанавливает вединичное состояние триггер 34, разрешающий проход через элемент И 32импульсов выбранной частоты. В исходном состоянии генератор 10 псевдослучайных чисел и блок 13 Формированияадреса находится в нулевом состоянии.После прихода каждого импульса считывания из блока 12 памяти считывается 10 очередное слово хранимой информации,которое через мультиплексор 20 поступает на адресные входы блока 19 памяти, В зависимости от зарегистрированного слова информавии на выходе 15 блока 19 памяти считывается уточненная оценка мгновенного значения, которая поступает на один вход цифрового фильтра 9. На второй вход цифрового фильтра 9 как дробная часть 20 мгновенного значения подается кодвспомогательного случайного сигнала,который использовался при получении данного отсчета во время регистрации информацииНа выходе цифрово го фильтра 9 выделяются уточненныемгновенные значения зарегистрированного сигналаПосле формирования блоком 13 импульса переполнения считывание прекращается и устройство пере- ЗО ходит в режим хранения информацииФормула изобретения 1, Устройство для регистрацииинформации, содержащее усилитель,вход которого является входной шиной,последовательно соединенные генератор псевдослучайных чисел, первыйцифроаналоговый преобразователь, 40 аналоговый сумматор, аналого-цифровой преобразователь и первый блок памяти, а также блок управления, первый выход которого псдключен к тактовому входу генератора псевдослу чайных чисел и к управляющему входупервого блока памяти, выходы генератора псевдослучайными чисел подключены к соответствукщим первымвходам цифрового фильтра, выходы ко торого являются выходными шинами,о т л и ч а ю щ е е с я тем, что,с целью повышения точности регистрации информации, введены блок формирования адреса, коммутатор, второй 55 цифроаналоговый преобразователь,блок сравнения, два счетчика, два регистра, сумматор, второй блок памятии два мультиплексора, причем выходусилителя подключен к первому входукоммутатора, второй вход которого подключен к выходу второго цифроаналогового преобразователя, а выход соединен с вторым входом аналогового сумматора, входы второго цифроанало гового преобразователя объединены с соответствующими информационными входами первого регистра, первыми входами сумматора, вторыми входами соединенного с соответствующими выФходами первого регистра, и подключены к соответствующим выходам первого счетчика, счетный вход которого объединен с входом сброса второго счетчика и подключен к второму выхо ду блока управления, третий выход которого подключен к управляющему входу коммутатора, к управляющему входу генератора псевдослучайных чисел, к входу разрешения записи вто рого блока памяти, к входу управления первого мультиплексора и к входу управления второго мультиплексора, первые информационные входы которого соединены с выходами второго регистра, а вторые информационные входы - с выходами первого блока памяти, первый выход блока управления соединен с первым информационным входом первого мультиплексора и с входом 30 стробирования блока сравнения, выход первого мультиплексора подключен к тактовому входу блока формирования адреса, первый выход которого соединен с первым входом блока управ-З 5 ления, вторые входы которого объединены с первыми информационными входами блока сравнения и подключены к выходу аналого-цифрового преобразователя, а вторые информационные входы 40 блока сравнения объединены с информационными входами второго регистра, адресными входами первогоблока памяти и подключены к вторым выходам блока формирования адреса, выход 45 блока сравнения подключен к счетному входу второго счетчика, выход которого соединен с вторым информационным входом первого мультиплексора, с управляющими входами первого 50 и второго регистров и с управляющим входом второго блока памяти, входы адреса которого подключены к выходам второго мультиплексора, информационные входы второго блока памяти соединены с выходом сумматора, а выходы подключены к вторым входам цифрового фильтра, четвертый выход блока управления подключен к стробирующемувходу аналого-цифрового преобразователя, а пятый выход соединен с входом разрешения записи первого блокапамяти,2, Устройство по и.1, о т л ич а ю щ е е с я тем, что блок управления выполнен на блоке заданиякодов, регистре, двух арифметическологических блоках, мультиплексоре,цифровом компараторе, генераторетактовых импульсов, управляемом делителе частоты, четырех элементах И,делителе частоты, трех триггерах иформирователе импульсов, первые и второй выходы блока задания кодов подключены к соответствующим первым ивторому входам цифрового компараторасоответственно, третьи входы которогосоединены с соответствующими выходамимультиплексора, четвертый вход объединен с управляющим входом мультиплексора, выходом переноса первогоарифметическо-логического блока, первые информационные входы мультиплексора подключены к соответствующимвыходам первого арифметическо-логического блока, а вторые чнформационныевходы соединены с соответствующими выходами второго арифметическо-логического блока, первые входы которогообъединены с первыми входами первогоарифметическо-логического блока, информационными входами регистра и являются вторыми входами блока управления,первым входом которого являются входы установки в ."0" первого, второго итретьего триггеров, прямой выход первого триггера подключен к первомувходу первого элемента И, второй входкоторого подключен к выходу цифровогокомпаратора, пятый вход которого объединен с входом управления регистра,первым входом второго элемента И иподключен к выходу управляемого делителя частоты и является четвертым выходом блока управления, выход первого элемента И соединен с первым входом установки в "1 второго триггера,второй вход установки в 1" которогоподключен к выходу третьего элементаИ, первый вход которого объединен спервым входом четвертого элемента И и подключен к выходу формирователя импульсов, вход которого подключен к третьему выходу блока задания кодов, четвертый выход которого подключен к входу установки в "1" треть1304170 10 Составитель И.Романова Техред И.Попович Корректор Е,Рошко Редактор М,Товтин Тираж 902 Подписнсе Ь 1 ИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, В(-35, Раушская наб д.4/5Заказ 1324/57 Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4 его триггера инверсный и прямой Выходы которого соединены, соответственно, с вторым входом третьего эле,мента И и вторым входом четвертого элемента И, причем прямой выход 5 третьего триггера является пятым выходом блока управления, выход четвертого элемента И соединен с входом установки в "1" первого триггера, пятые выходы блока задания кодов соеди иены с соответствующими управляющими входами управляемого делителя частоты, тактовый вход которого соединен с выходом генератора тактовыхимпульсов, прямой выход второго триггера подключен к второму входу второго элемента И, выход которого соединен с входом делителя частоты и является первым выходом блока управления, а выход делителя частоты является вторым выходом блока управления,выходы регистра подключены к соответствующим вторым входам первого ивторого арифметическо-логических блоков,а шестой выход блока заданиякодовяв -ляется третьим выходом блока управления.