Устройство для воспроизведения функций

.(51) БРЕТЕНИ ТВ ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ОПИСАНИЕ И АВТОРСКОМУ СВИДЕ21 3878204/24-2422 04.04.8546 30.11.86. Бюл. В 44(56) Авторское свидетельство СССР М 840957, кл. 0 06 С 7/26, 1979.Авторское свидетельство СССР В 913417, кл, О 06 7 3/00, 1980.Авторское свидетельство СССР У 1182546, кл. 0 06 0 7/26984.Авторское свидетельство СССР У 809125, кл. 0 06 Г 1/02, 1979 е (54) УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ФУНКЦИЙ(57) Изобретение относится к области автоматики и вычислительной техники. Устройство для воспроизведения функций содержит блок задания параметров функций, два буферных регистра ординат цифроаналоговый блок аппроксимацйи, регистр цикла, триггер, мультиплексораналогоцифровой преобразователь, блок сравнения кодов буферный и рабочий ре)гистры длительности и формы, блок изменения периода и два сумматора. Повышение достоверности формирования выходных сигналов достигается на основе сравнения заданных и фактических значений сумм длительностей подинтервалов и узловых значений ординат воспроизводимой функции. Операция сравнения выполняется как для однократных, так и для циклически воспроизводимых участков функций; При этом аналого-цифровой преобразователь измеряет фактическое узловое значение ординаты на границе подинтервала, . которое суммируется с фактическим значением длительности, формируемам на выходе блока измерения периода, Полученная сумма сравнивается на блоке сравнения кодов с суммарным значением кода, снимае,мого с выхода рабочего регистра длительности и выхода одного из буферных регистров ординат. 1 з.п.ф-лы, 3 ил.Изобретение относится к автоматике и вычислительной технике и может найти применение, в частности, при динамических и вибрационных испытаниях различных конструкций, где требуется строгое соблюдение частоты и амплитуды управляющего сигнала.Цель изобретения - повьппение достоверности формирования выходных сигналов.На фиг.1 изображена блок-схема устройства для воспроизведения функций; на фиг,2 - схема цифроаналого" вого блока аппроксимации, на фиг.З/ схема блока задания параметров функцийаУстройство (фиг.1) содержит блок 1 задания параметров функций, первый и второй буферные регистры 2 и 3 ординат, цифроаналоговый блок аппроксимации 4, регистр 5 цикла, триггер б, мультиплексор 7, аналого-цифровой преобразователь 8, блок 9 сравнения кодов, буферный и рабочий регистры 10 и 11 длительности и формы, блок 12 измерения периода, первый и вто-. рой сумматоры 13 и 14.Цифроаналоговый блок апнроюсимации 4 фиг.2 содержит два рабочих регистра 15 и 1 б ординат, управляемый генератор 17 импульсов, ревер 1 сивный счетчик 18, коммутатор форм 19, группу блоков памяти 20, элемент И 21, элемент ИЛИ 22, переключатель 23, три цифроаналоговых преобразователя 24, 25 и 26, триггер 27.Блок 1. задания параметров может быть выполнен на микропроцессоре или по схеме фиг.З), содержащейсчетчик. 28 адреса, узел 29 запоминания, регистр 30 полуциклов, узел 31 сравнения кодов и счетчик 32 полу- циклов, .Устройство для воспроизведения функций работает следующим образом.На этапе подготовки по команде."Исходное положение" из узла 29 в регистр 2 засылается код ординаты конечной точки первого участка аппроксимации, в регистр 3 - код ординаты начальной точки первого участка, в регистр 10 - код длительности и формы первого участка, а в регистр 30 полуциклов - число полуциклов (если участок не циклический, то число полуциклов равно единице), Регистры 5,11, 15 и 16, счетчики 18 и 28 и триггер 27 обнулены, Таким образом, в исходном состоянии на выходах преобразователей 24,24 и 26;а следовательно, и на выходе устройства формируются нулевые потенциалы.5 Длина разрядной сетки узла 29 памятитакова, что информация в регистры2, 3, 1 О и 30 может быть записанаодновременно1 р По команде "Пуск"цепи приведенияв исходное состояние и запуска устройства на чертеже не изображены)информация с регистра 2 переписывается в регистр 15, а с регистра 10 - ц в регистр 11. В результате на выходепреобразователя 25 формируется потенциал ординаты конечной точки первого участка аппроксимации, на коммутатор формы 19 приходит код, обес печивающий выбор требуемой зоны памяти 20, а на управляемый генератор17 поступает код длительности первого участка аппроксимации. Так каксчетчик 18 обнулен, то на выходе д выбранной зоны памяти 20 формируется нулевой код первой ячейки, следовательно, на выход преобразователя24 передается потенциал начальнойординаты первого участка с преобразователя 26 (в частности нольц), Покоманде "Пуск" мультиплексор 7 спомощью триггера б переключается втакое состояние, при котором к входу сумматора подключается выход ре"гистра 3. Той же командой запускается блок 12 измерения периода, а триггер 27 переводится в единичное состояние, снимающее блокировку счетчика 18 н разрешающее прохождение им"пульсов генератора 17 на счетныйвход счетчика 18. Таким образом на-чинается воспроизведение первогоучастка аппроксимации выходного сигнала устройства.45В момент завершения первого участка на выходе элемента ИЛИ 22 формируется импульсный сигнал, поступающий на вход сброса триггера 27, тактирующий вход триггера 6, вход запуска аналого-цифрового преобразовате- О ля 8 н вход блока 12 измерения периода. Триггер 27 блокирует работусчетчика 18, а триггер 6 переключаетмультиплексор 7, соединяющий с входом сумматора 13 выход регистра 2;в котором записана ордината конечной точки первого участка. Преобразователь 8 преобразует фактическое значение экстремума в конечной точкеЪпервого участка в цифровой код, аблок 12 формирует код фактическойдлительности первого участка длительности времени между запускомустройства и завершением первого 5участка, определяемой импульсамис импульсного выхода окончания подинтервалов блока 4) . На выходе сумматора 13 формируется код суммы заданных значений экстремума с выходарегистра 2 и длительности с выходарегистра 11. На выходе сумматора14 формируется код суюж фактических значений того же экстремума идлительности. Блок 9 по .сигналу . 15"Конец преобразования" преобразоватепя 8 поступающему на его управляющий вход с выхода преобразователя8 (не изображено) сравнивает кодызаданного и фактического значений 20сумм экстремумов и длительностейс выходов сумматоров 13 и 14. Еслиэти коды равны, то на выходе блока9 сравнения появляется импульс,запускающий блок 1 и устанавливающий триггер 27 в единичное состояние,Выходной сигнал триггера 27 снимаетблокировку со счетчика 18, разрешаяформирование следующего участка аппроксимации, Если в момент поступ. З 0ления импульса "Конец преобразованиякоды на входах блока 9 сравнения неравны друг другу, то устройство оста.навливает работу, Необходимо устранить причину, вызвавшую неравенствоназванных кодов. Такое сравнение кодов производится после окончания отработки каждого участка функции. Импульсный сигнал с выхода блока 9 приходит,на счетный вход счетчика 32 полуциклов и записывает в нем единицу, свидетельствующую о нормальном окончании участка. Если участок не циклический, то узел 31 сравнивает состояние счетчика 32 с единич.ф ным состоянием регистра 30 и выдает на первом выходе сигнал, который записывает единицу в счетчик 28 ад" реса и сбрасывает счетчик 32, Код на выходе счетчика 28 изменяется, и иэ следующей ячейки узла 29 памяти на регистры 2, 3, 10 и 30 поступает новая информация о следующем участке. Если участок циклически повторяется, то узел 31 сравнения выдает на втором выходе сигнал "Цикл", поступающий на регистр 5 и запрещающий через элемент И 21 блока 4 перезапись информации иэ буферных регистров 2 и О в рабочие регистры 11, 15 и 6. Информация в рабочих регистрах не изменяется, что приводит к генерации циклического сигнала до тех пор, пока на счетчике полуциклов 32 не накопится код, равный заданному числу полуциклов регистра 30, В этом случае узел сравнения 31 выдает на первом выходе сигнал на счетчик 28 адреса и регистра 5. Снимается команда "Цикл", и на цйфровой выход блока 1 поступает новая информация.В процессе генерации циклического сигнала коды регистров 2 и 3, характеризующие максимум и минимум функции, остаются неизменными. Сигнал с импульсного выхода окончания подинтервалов блока 4 блокирует работу счетчика 18, поступает на блок измерения 12 периода, запускает преобразователь 8 и через триггер 6 переключает мультиплексор 7 таким образом, чтобы к выходу сумматора 13 подключался выход соответствующегоеиэ регистров 2 или 3.Результат сравнения с выхода блока 9 аналогично описанному переключает блок 1 и снимает блокировку счетчика 27.По окончании отработки циклической части выходного сигнала вне завжимости от числа экстремумов (чет- ноЬ или нечетного) триггер 6 по уста-. новочному входу переводится в такое положение, что через мультиплексор 7 вход сумматора 13 подключается к выходу регистра 3. Этим исключается нарушение синхронности при контроле выходного сигнала устройства.Таким образом, предлагаемое устройство за счет исключения ошибок задания выходного сигнала позволяет обеспечить повышение достоверности его формирования.формула изобретения1. Устройство для воспроизведения функций, содержащее блок задания параметров функций, подключенный цифровым выходом к входам буферного регистра ординат и буферного регистра длительности и формы, а выходами признаков цикличности функции - к входам регистра цикла, соединенно го выходом с входом разрешения передачи данных цифроаналогового блока аппроксимации, подключенного первым,информационным входом к выходу буферного регистра ординат сигнальным выходом - к выходу устройства, а вторым информационным входом - к выходу рабочего регистра длительности и формы, информационный вход которого соединен с выходом буферного регистра длительности и формы, а вход управления записью - с импульсным выходом считывания цифроаналогового блока аппроксимации, о т л и ч а ю - щ е е с я тем, что, с целью повышения достоверности формирования выходных сигналов, в него введены мультиплексор, триггер, аналого-цифровой преобразователь, два сумматора, блок измерения периода, блок сравнения кодов и второй буферный регистр ординат, подключенный входом к цифровому выходу блока задания параметров функции, а выходом - к первому информационному входу мультиплексора, соединенного вторым информационным входом с выходом первого буферного регистра ординат, а управляющим входом - с прямым выходом триггера, инверсный выход которого подключен к информационному входу триггера, установочный вход - к выходу регистра цикла, вход разрешения эаписик импульсному выходу окончания подинтервала цифроаналогового блока аппроксимации, входу блока измерения периода и входу запуска аналого-цифрового преобразователя, аналоговый вход которого соединен с сигнальным выходом цифроаналогового блока аппроксимации, причем входы первого сумматора подключены к выходам муль" типлексора и рабочего регистра длительности и форма, входы второго сумматора соединены с выходами аналого-цифрового преобразователя и блока изменения периода, а выходы сумматоров подключены к входам блока сравнения кодов, выход которого соединен с тактовым входом блока задания параметров функций и входу разрешения счета цифроаналогового бло,ка аппроксимации. 2, Устройство по и, 1, о т л и - ч а ю щ е е с я тем, что цифроаналоговый блок аппроксимации содер 5 0 15 20 25 30 35 40 45 50 бжит два рабочих регистра ординат," управляемый генератор импульсов,реверсивной счетчик, коммутатор,группу блоков памяти, элементы И иИЛИ, переключатель и три цифро-аналоговых преобразователей, триггер,при этом первый и второй рабочиерегистры ординат подключены цифровыми входами к первому информационномувходу цифроаналогового блока аппроксимации, а входами управления записью - к первому и второму выходампереключателя соответственно, входпереключателя соединен с импульснымвыходом считывания цифроаналоговогоблока аппроксимации и выходом элемента И, подключенного первым входомк входу разрешения передачи данныхцифроаналогового блока аппроксимации,а вторым входом -к импульсному выходу окончания подинтервала цифроаналогового блока аппроксимации, входусброса триггера и выходу элементаИПИ, входы которого соединены с выходами признаков переполнения и обнуления реверсивного счетчика, подключенного цифровым выходом к адреснымвходам блоков памяти группы, а счетным входом - к выходу управляемогогенератора импульсов, вход которогосовдинен с первой группой разрядоввторого информационного входа цифроаналогового блока аппроксимации,причем вторая группа разрядов второго информационного входа цифроаналогового блока аппроксимации подключена к входу коммутатора, выходыкоторого соединены с входами разрешения считывания блоков памяти группы, подключенных выходами к цифровому входу первого цифроаналоговогопреобразователя, соединенного выходом с сигнальным входом цифроаналогового блока аппроксимации, а первыми вторым аналоговыми входами - с вы"ходами второго и третьего цифроаналоговых преобоаэователей соответ"ственно, цифровые входы которых подключены к выходам первого и второгорабочих регистров ординат, при этомтриггер соединен установочным входомс входом разрешения счета цифроаналогового блока аппроксимации, а выходом - с входом блокировки реверсивного счетчика.1273955 Составитель С,Казиновтейко Техред. В.Кадар КорректорМ.демчик Редакт 6479/48 Тираж 671 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 к оизводственно-полиграфическое предприятие, гужгород, ул. Проектная, 4